В HTML      В PDF
микроэлектроника, микросхема, транзистор, диод, микроконтроллер, память, msp430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, avr, mega128
Предприятия Компоненты Документация Применения Статьи Новости

 
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации





Главная страница > Обзоры по типам > Микроконтроллеры > AVR > Архитектура
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации


Регистр статуса и управления аналогового компаратора - ACSR - (The Analog Comparator Control and Status Register)

Биты
7 6 5 4 3 2 1 0
$08 ($28)
ACD - ACO ACI ACIE ACIC ACIS1 ACIS0
ACSR
Чтение/Запись
R/W R R R/W R/W R/W R/W R/W
Начальное состояние
0 0 0 0 0 0 0 0
  • Bit 7 - ACD: Analog Comparator Disable - Запрет аналогового компаратора
    При установленном в состояние 1 бите ACD аналоговый компаратор запрещен. Для выключения аналогового компаратора установку данного бита можно производить в любое время. Отключение аналогового компаратора позволяет снизить потребление в активном и Idle режимах. При изменении состояния бита ACD необходимо запрещать прерывание по аналоговому компаратору очисткой бита ACIE в регистре ACSR. В противном случае при изменении состояния бита ACD может произойти прерывание.
  • Bit 6 - Res: Reserved bit - Зарезервированный бит
    Этот бит в микроконтроллерах ATmega603/103 зарезервирован и при считывании всегда покажет состояние 0.
  • Bit 5 - ACO: Analog Comparator Output - Выход аналогового компаратора
    Бит ACO связан непосредственно с выходом компаратора.
  • Bit 4 - ACI: Analog Comparator Interrupt Flag - Флаг прерывания по аналоговому компаратору
    Данный бит устанавливается в состояние 1 в случае формирования компаратором прерывания, определяемого ACIS1 и ACIS0. Подпрограмма обработки прерывания по аналоговому компаратору будет выполняться при установленном бите ACIE и установленном бите глобального прерывания в регистре SREG. Бит ACI очищается аппаратно при выполнении соответствующего вектора обработки прерывания, Бит ACI можно очистить, также, записью во флаг логической 1. Отметим однако, что при модификации других битов регистра ACSR командами SBI или CBI бит ACI будет очищен, если он был установлен перед этими операциями.
  • Bit 3 - ACIE: Analog Comparator Interrupt Enable - Разрешение прерывания по аналоговому компаратору
    При установленном бите ACIE и установленном бите глобального прерывания регистра SREG активируется прерывание по аналоговому компаратору. При сброшенном бите ACIE прерывание запрещено.
  • Bit 2 - ACIC: Analog Comparator Input Capture enable - Разрешение входа захвата аналогового компаратора
    Установленный в состояние 1 бит ACIC разрешает срабатывание функции захвата входа таймера/счетчика1 по переключению аналогового компаратора. В этом случае выход аналогового компаратора подсоединяется непосредственно ко входной цепи логики захвата входа, что обеспечивает использование функций подавления шума и выбора вида срабатывания прерывания по захвату входа таймера/счетчика1. При очищенном бите ACIC соединения нет. Для запуска прерывания по захвату входа таймера/счетчика1 бит TICIE1 в регистре масок прерываний TIMSK должен быть установлен в состояние 1.
  • Bits 1,0 - ACIS1, ACIS0: Analog Comparator Interrupt Mode Select - Выбор режима прерывания по аналоговому компаратору
    Эти биты определяют характер события компаратора, при котором запускается прерывание по аналоговому компаратору. Варианты установок показаны в Таблице 25.

Таблица 25. Установки битов ACIS1/ACIS0

ACIS1 ACIS0 Режим прерывания
0 0 Прерывание по переключению выхода компаратора
01 Зарезервировано
1 0 Прерывание по падающему фронту на выходе компаратора
1 1 Прерывание по нарастающему фронту на выходе компаратора

Примечание: При изменении состояния битов ACIS1/ACIS0 прерывание по аналоговому компаратору должно быть запрещено очисткой бита разрешения прерывания в регистре ACSR. В противном случае при изменении состояния битов может произойти прерывание.



<-- Предыдущая страница Оглавление Следующая страница -->