В HTML      В PDF
микроэлектроника, микросхема, транзистор, диод, микроконтроллер, память, msp430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, avr, mega128
Предприятия Компоненты Документация Применения Статьи Новости

 
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации





Главная страница > Обзоры по типам > Микроконтроллеры > AVR > Архитектура
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации


Программирование Flash и EEPROM памяти по последовательному каналу (Serial Downloading)

И Flash память программ и EEPROM память данных могут быть запрограммированы по последовательной шине SPI. При этом вывод RESET должен быть подключен к уровню GND. Последовательный интерфейс организуется посредством выводов SCK, RXD/PDI (вход) и TXD/PDO (выход). После установки на выводе RESET низкого уровня, прежде чем начать операции программирования/стирания, необходимо выполнить команду «Разрешить программирование». При программировании EEPROM в процессе самотактируемой операции программирования выполняется автоматическое стирание (только в режиме последовательного программирования) и, следовательно, на требуется выполнения команды очистки кристалла. Операция очистки кристалла устанавливает содержимое всех ячеек памяти и в памяти программ и в EEPROM памяти в состояние $FF.

Матрицы памяти программ и EEPROM памяти расположены в отдельных адресных пространствах:

ATmega603: с $0000 по $7FFF для памяти программ и с $0000 по $07FF для EEPROM памяти.

ATmega103: с $0000 по $FFFF для памяти программ и с $0000 по $0FFF для EEPROM памяти.

Внешний системный тактовый сигнал подается на вывод XTAL1. Кварцевый кристалл подсоединяется между выводами XTAL1 и XTAL2. Минимальная длительность периодов высокого и низкого уровня на входе последовательного тактового сигнала (SCK) должна быть:

Низкий уровень - не менее 2 тактовых циклов XTAL1.

Высокий уровень - не менее 2 тактовых циклов XTAL1.


<-- Предыдущая страница Оглавление Следующая страница -->