Характеристики двухпроводного последовательного интерфейса
В таблице 134 описываются требования к устройствам, подключаемых к двухпроводной последовательной шине. Двухпроводной последовательный интерфейс ATmega128 отвечает данным требованиям или превосходит их в указанных условиях.
Обозначения параметров показаны на рисунке 153.
Таблица 134. Требования к двухпроводной последовательной шине
Обозн. |
Параметр |
Условия измерения |
Мин. |
Макс. |
Ед.изм. |
VIL |
Входное напряжение низкого уровня |
|
-0.5 |
0.3 VCC |
В |
VIH |
Входное напряжение высокого уровня |
|
0.7 VCC |
VCC + 0.5 |
В |
Vгис(1) |
Гистерезис триггеров Шмитта |
|
0.05 VCC (2) |
- |
В |
VOL (1) |
Выходное напряжение низкого уровня |
Вытекающий ток 3 мА |
0 |
0,4 |
В |
tr (1) |
Время нарастания SDA и SCL |
|
20 + 0.1Cb (3)(2) |
300 |
нс |
tof (1) |
Длительность спада с VIHmin до VILmax |
10 пФ < Cb < 400 пФ(3) |
20 + 0.1Cb (3)(2) |
250 |
нс |
tSP (1) |
Длительность подавляемых импульсов входным фильтром |
|
0 |
50(2) |
нс |
Ii |
Входной ток каждой линии ввода-вывода |
0.1 Vсс < Vi < 0.9 Vсс |
-10 |
10 |
мкА |
Ci (1) |
Емкость каждой линии ввода-вывода |
|
- |
10 |
пФ |
fSCL |
Частота синхронизации SCL |
fCK(4)>макс (16fSCL, 250КГц)(5) |
0 |
400 |
кГц |
Rp |
Значение подтягивающего резистора |
fSCL Ј100 кГц |
VCC-0,4В ----------- 3 мА |
1000 нс ----------- Cb |
Ом |
fSCL > 100 кГц |
VCC-0,4В ----------- 3 мА |
300 нс ----------- Cb |
Ом |
tHD;STA |
Время удержания условия СТАРТ (повторный старт) |
fSCL Ј100 кГц |
4.0 |
- |
мкс |
fSCL > 100 кГц |
0.6 |
- |
мкс |
tLOW |
Длительность нулевого импульса SCL |
fSCL Ј100 кГц(6) |
4.7 |
- |
мкс |
fSCL > 100 кГц(7) |
1.3 |
- |
мкс |
tHIGH |
Длительность единичного импульса SCL |
fSCL Ј100 кГц |
4.0 |
- |
мкс |
fSCL > 100 кГц |
0.6 |
- |
мкс |
tSU;STA |
Время установки условия повторный старт |
fSCL Ј100 кГц |
4.7 |
- |
мкс |
fSCL > 100 кГц |
0.6 |
- |
мкс |
tHD;DAT |
Время удержания данных |
fSCL Ј100 кГц |
0 |
3.45 |
мкс |
fSCL > 100 кГц |
0 |
0.9 |
мкс |
tSU;DAT |
Время установки данных |
fSCL Ј100 кГц |
250 |
- |
нс |
fSCL > 100 кГц |
100 |
- |
нс |
tSU;STO |
Время установки условия СТОП |
fSCL Ј100 кГц |
4.0 |
- |
мкс |
fSCL > 100 кГц |
0.6 |
- |
мкс |
tBUF |
Время освобождения шины между условиями СТОП и СТАРТ |
fSCL Ј100 кГц |
4.7 |
- |
мкс |
Прим.:
- Значение данного параметра у ATmega128 проверено не полностью.
- Только для fSCL > 100 кГц
- Cb - емкость одной линии шины в пФ.
- fCK - тактовая частота ЦПУ
- Данное требования относится ко всей работе двухпроводного последовательного интерфейса ATmega128. Другие устройства подключенные к двухпроводной последовательной шине могут отвечать только общим требованиям к fSCL.
- Фактическая длительность низкого уровня, генерируемого двухпроводным последовательным интерфейсом ATmega128, составляет (1/fSCL - 2/fCK), таким образом, частота fCK должна быть больше 6 МГц для более точного выполнения требования к длительности низкого уровня при fSCL = 100 кГц.
- Фактическая длительность низкого уровня, генерируемого двухпроводным последовательным интерфейсом ATmega128, составляет (1/fSCL - 2/fCK), таким образом, требования к длительности низкого уровня не строго выполняются для fSCL > 308 кГц, когда fCK = 8 МГц.
Однако, микроконтроллеры ATmega128, подключенные к шине, могут связываться на полной скорости (400 кГц) между собой, а также с другими устройствами с надлежащим значением tLOW.
Рисунок 153. Временная диаграмма двухпроводной последовательной шины
|