• Analog Devices
• Atmel
• Cypress
• Fujitsu
• Holtek
• MagnaChip
• Maxim
• Megawin
• Freescale
• NXP
• Texas Insrt
• White Eleсtronic
• Winbond

Альтернативные функции порта

Большинство выводов поддерживают альтернативные функции в дополнение к универсальному цифровому вводу-выводу. На рисунке 33 показано как управляющие сигналы, представленные на упрощенном рисунке 30, могут быть отключены альтернативными функциями. Сигналы отключения могут присутствовать не на всех выводах, поэтому, данный рисунок необходимо использовать как общее описание, применимое ко всем выводам портов семейства AVR-микроконтроллеров.

Рисунок 33 – Альтернативные функции порта (1)

Прим. 1: Сигналы WPx, WDx, RLx, RPx и RDx являются общими в пределах одного порта. Сигналы clkI/O, SLEEP, и PUD являются общими для всех портов. Все остальные сигналы индивидуальны для каждого вывода.

В таблице 26 подытожены функции отключающих сигналов для активизации альтернативных функций. Указатели на выводы и порты с рисунка 33 не показаны в итоговых таблицах. Отключающие сигналы генерируются внутренне в модулях, поддерживающих альтернативные функции.

Таблица 26 – Общее описание отключающих сигналов для активизации альтернативных функций

В следующих подразделах коротко описываются альтернативные функции для каждого порта и связь отключающих сигналов с альтернативными функциями выводов.

Регистр специальных функций ввода-вывода – SFIOR

Разряд 2 – PUD: Отключение всех подтягивающих резисторов

Если в данный разряд записать лог. 1, то подтягивающие резисторы на всех портах будет отключены, даже если регистры DDxn и PORTxn настроены на их подключение ({DDxn, PORTxn} = 0b01). См. “Настройка выводов” для детального изучения данной функции.

Альтернативные функции порта A

Альтернативной функцией порта А является мультиплексированная младшая шина адреса/шина данных внешнего интерфейса памяти.

Таблица 27 – Альтернативные функции выводов порта А

В таблицах 28 и 29 приведена связь отключающих сигналов, представленных на рис. 33, и альтернативных функций выводов порта А.

Таблица 28- Отключающие сигналы для разрешения альтернативных функций на PA7..PA4

Прим. 1: ADA существует короткий интервал времени, когда выводятся адресные сигналы (см. также “Внешний интерфейс памяти”).

Таблица 29- Отключающие сигналы для разрешения альтернативных функций на PA3..PA0

Альтернативные функции порта В

Выводы порта В с альтернативными функциями показаны в таблице 30.

Таблица 30 – Альтернативные функции порта В

Прим. 1: OC1C отсутствует в режиме совместимости с ATmega103.

Ниже дано описание альтернативных функций выводов:

OC2/OC1C, разряд 7

OC2 – выход компаратора таймера-счетчика 2. Для выполнения данной функции вывод PB7 конфигурируется как выход (DDB7 = 1). Вывод OC2 также выполняет функцию выхода, когда таймер переводится в режим ШИМ.

OC1C – выход компаратора С таймера-счетчика 1. Для выполнения данной функции вывод PB7 настраивается как выход (DDB7 = 1). Вывод OC1C также выполняет функцию выхода, когда таймер переведен в режим ШИМ.

OC1B, разряд 6

OC1B – выход компаратора B таймера-счетчика 1. Для выполнения данной функции вывод PB6 настраивается как выход (DDB6 = 1). Вывод OC1B также выполняет функцию выхода, когда таймер переведен в режим ШИМ.

OC1A, разряд 5

OC1A – выход компаратора A таймера-счетчика 1. Для выполнения данной функции вывод PB5 настраивается как выход (DDB5 = 1). Вывод OC1A также выполняет функцию выхода, когда таймер переведен в режим ШИМ.

OC0, разряд 4

OC0 – выход компаратора таймера-счетчика 0. Для выполнения данной функции вывод PB4 настраивается как выход (DDB4 = 1). Вывод OC0 также выполняет функцию выхода, когда таймер переведен в режим ШИМ.

MISO – порт B, разряд 3

MISO – ввод данных в режиме ведущего, вывод данных в режиме подчиненного интерфейса SPI. Если разрешена работа SPI как ведущего (мастера), то данный вывод настраивается на ввод независимо от состояния DDB3. Если работа SPI разрешена как подчиненного, то направление передачи данных задается DDB3. Если вывод принудительно настраивается на ввод, то подключение подтягивающего резистора останется под управлением бита PORTB3.

MOSI – порт B, разряд 2

MOSI – вывод данных в режиме ведущего, ввод данных в режиме подчиненного интерфейса SPI. Если работа SPI разрешена как подчиненного, то данный вывод настраивается на ввод независимо от значения DDB2. Если работа SPI разрешена как ведущего (мастера), направление передачи данных определяется DDB2. Если вывод принудительно настраивается как вход, то подключение подтягивающего резистора останется под управлением PORTB2.

SCK – порт B, разряд 1

SCK – выход синхронизации в режиме ведущего, вход синхронизации в режиме подчиненного интерфейса SPI. Если работа SPI разрешена как подчиненного, то данный вывод настраивается как вход независимо от состояния DDB1. Если работа SPI разрешена как ведущего, то направление передачи данных управляется DDB1. Если вывод принудительно настроен на ввод, то управление подтягивающими резисторами осуществляется битом PORTB1.

SS – порт B, разряд 0

SS - вход выбора подчиненного порта. Если работа SPI разрешена как подчиненного, то данный вывод настраивается на ввод независимо от установки DDB0. Работа SPI как подчиненного активизируется, если подать низкий уровень на этот вход. Если работа SPI разрешена как ведущего, то направление передачи данных на этом выводе задается DDB0. Если вывод принудительно настроить как вход, то подключение подтягивающего резистора управляется битом PORTB0.

В таблицах 31 и 32 показаны значения отключающих сигналов (см. рис. 33) в различных альтернативных функциях порта B. SPI MSTR INPUT (вход ведущего SPI) и SPI SLAVE OUTPUT (выход подчиненного SPI) составляют сигнал MISO, а сигнал MOSI разделен на SPI MSTR OUTPUT (выход ведущего SPI) и SPI SLAVE INPUT (вход подчиненного SPI).

Таблица 31 – Отключающие сигналы для альтернативных функций на PB7..PB4

Прим. 1: См. “Модулятор выхода компаратора (OCM1C2)” для изучения деталей. OC1C не существует в режиме совместимости с ATmega103.

Таблица 32 – Отключающие сигналы для альтернативных функций на PB3..PB0

Альтернативные функции порта C

В режиме совместимости с ATmega103 порт С работает только на вывод. Альтернативной функцией порта С является старшая шина адреса внешнего интерфейса памяти.

Таблица 33 – Альтернативные функции выводов порта С

Таблицы 34 и 35 показывают связь между альтернативными функциями выводов порта и отключающими сигналами, показанных на рисунке 33.

Таблица 34 – Отключающие сигналы для разрешения альтернативных функций на PC7..PC4

Прим. 1: XMM = 0 в режиме совместимости с ATmega103.

Таблица 35 – Отключающие сигналы для разрешения альтернативных функций на PC3..PC0 (1)

Прим. 1: XMM = 0 в режиме совместимости с ATmega103.

Альтернативные функции порта D

Выводы порта D с альтернативными функциями представлены в таблице 36.

Таблица 36 – Альтернативные функции выводов порта D

Прим. 1: XCK1, TXD1, RXD1, SDA и SCL отсутствуют в режиме совместимости с ATmega103.

Ниже приведены альтернативные конфигурации выводов порта:

T2 – порт D, разряд 7

T2 – счетный вход таймера-счетчика 2.

T1 – порт D, разряд 6

T1 – счетный вход таймера-счетчика 1.

XCK1 – порт D, разряд 4

XCK1 – внешняя синхронизация УСАПП1. Регистр направления данных (DDD4) задает является ли синхронизация выходной (DDD4=1) или входной (DDD4=0). Вывод XCK1 активен только если УСАПП1 работает в синхронном режиме.

IC1 – порт D, разряд 4

IC1 – вход захвата фронта таймера-счетчика 1.

INT3/TXD1 – порт D, разряд 3

INT3 – источник внешнего прерывания 3. Вывод PD3 может использоваться как источник внешнего прерывания микроконтроллера.

TXD1 – передача данных (вывод данных для УСАПП1). Если работа передатчика УСАПП1 разрешена, то данный вывод настраивается как выход независимо от значения DDD3.

INT2/RXD1 – порт D, разряд 2

INT2 – источник внешнего прерывания 2. Вывод PD2 может использоваться как источник внешнего прерывания микроконтроллера.

RXD1 – прием данных (ввод данных для УСАПП1). Если работа приемника УСАПП1 разрешена, то данный вывод настраивается на ввод независимо от значения DDD2. После перевода УСАППом данного вывода на вход, управление подтягивающим резистором осуществляется битом PORTD2.

INT1/SDA – порт D, разряд 1

INT1 – источник внешнего прерывания 1. Вывод PD1 может использоваться как источник внешнего прерывания микроконтроллера.

SDA – ввод-вывод данных двухпроводного последовательного интерфейса TWI. После установки бита TWEN в регистре TWCR разрешается работа двухпроводного последовательного интерфейса, вывод PD1 отключается от порта и становится линией ввода-вывода последовательных данных двухпроводного последовательного интерфейса. В этом режиме на входе активизируется помехоподавляющий фильтр, который не реагирует на входные импульсы длительностью менее 50 нс, а передача организована драйвером с открытым стоком и ограниченной скоростью изменения сигнала.

INT0/SCL – порт D, разряд 0

INT0 – источник внешнего прерывания 0. Вывод PD0 может использоваться как источник внешнего прерывания микроконтроллера.

SCL – синхронизация двухпроводного последовательного интерфейса. Если установлен бит TWEN в регистре TWCR, то разрешается работа двухпроводного последовательного интерфейса, вывод PD0 отключается от порта и становится входом/выходом синхронизации последовательной связи двухпроводного последовательного интерфейса. В этом режиме на входе активизируется помехоподавляющий фильтр, который не реагирует на входные импульсы длительностью менее 50 нс, а передача организована драйвером с открытым стоком и ограниченной скоростью изменения сигнала.

Таблицы 37 и 38 показывают связь между альтернативными функциями выводов порта D и отключающими сигналами, показанными на рисунке 33.

Таблица 37 – Отключающие сигналы для разрешения альтернативных функций на PD7..PD4

Таблица 38 – Отключающие сигналы для разрешения альтернативных функций на PD3..PD0

Прим. 1: После разрешения работы TWI активизируется схема управления скоростью изменения выходных сигналов на выводах PD0 и PD1. Данная функция не учтена в таблице. Кроме того, помехоподавляющие фильтры подключены между выходами AIO (см. рисунок 33) и цифровой логикой модуля TWI.

Альтернативные функции порта E

Альтернативные функции порта Е представлены в таблице 39.

Таблица 39 – Альтернативные функции выводов порта Е

Прим.: 1. IC3, T3, OC3C, OC3B, OC3B, OC3A и XCK0 отсутствуют в режиме совместимости с ATmega103.

INT7/IC3 – Порт E, разряд 7

INT7 – Источник внешнего прерывания 7. Вывод PE7 может выполнять функцию источника внешнего прерывания микроконтроллера.

IC3 – вход захвата фронтов таймера-счетчика 3.

INT6/T3 – Порт E, разряд 6

INT6 – Источник внешнего прерывания 6. Вывод PE6 может выполнять функцию источника внешнего прерывания микроконтроллера.

T3 – Счетный вход таймера-счетчика 3.

INT5/OC3C – Порт E, разряд 5

INT5 – Источник внешнего прерывания 5. Вывод PE5 может выполнять функцию источника внешнего прерывания микроконтроллера.

OC3C – выход компаратора С таймера-счетчика 3. Для выполнения данной функции вывод должен быть настроен как выход (DDE5 =1). Вывод OC3С также выполняет функцию выхода, когда таймер переведен в режим ШИМ.

INT4/OC3B – Порт E, разряд 4

INT4 – Источник внешнего прерывания 4. Вывод PE4 может выполнять функцию источника внешнего прерывания микроконтроллера.

OC3B – выход компаратора B таймера-счетчика 3. Для выполнения данной функции вывод должен быть настроен как выход (DDE4 =1). Вывод OC3B также выполняет функцию выхода, когда таймер переведен в режим ШИМ.

AIN1/OC3A – Порт E, разряд 3

AIN1 – инвертирующий вход аналогового компаратора. Данный вывод непосредственно подключен к инвертирующему входу аналогового компаратора.

OC3A – выход компаратора A таймера-счетчика 3. Для выполнения данной функции вывод должен быть настроен как выход (DDE3 =1). Вывод OC3A также выполняет функцию выхода, когда таймер переведен в режим ШИМ.

AIN0/XCK0 – Порт E, разряд 2

AIN0 – неинвертирующий вход аналогового компаратора. Данный вывод непосредственно подключен к неинвертирующему входу аналогового компаратора.

XCK0, USART0 – внешняя синхронизация. Регистр направления данных (DDE2) задает, является ли синхронизация выходной (DDE2=1) или входной (DDE2=0). Вывод XCK0 активен только тогда, когда УСАПП0 работает в синхронном режиме.

PDO/TXD0 – Порт E, разряд 1

PDO – вывод последовательно программируемых через SPI данных. В процессе последовательного программирования данный вывод используется как линия вывода данных из ATmega128.

TXD0 – вывод передачи УАПП0.

PDI/RXD0 – Порт E, разряд 0

PDI – ввод последовательно программируемых через SPI данных. В процессе последовательного программирования данный вывод используется как линия ввода данных в ATmega128.

RXD0 – Вывод приема данных УСАПП0. Если разрешена работа приемника УСАПП0, то данный вывод настраивается как вход независимо от состояния DDRE0. После того, как УСАПП0 настроит данный вывод как вход, запись лог. 1 в PORTE0 включит подтягивающий резистор на данном выводе.

В таблицах 40 и 41 описывается связь альтернативных функций выводов порта Е и отключающих сигналов, представленных на рисунке 33.

Таблица 40 – Отключающие сигналы для разрешения альтернативных функций на PE7..PE4

Таблица 41 – Отключающие сигналы для разрешения альтернативных функций на PE3..PE0

Альтернативные функции порта F

Альтернативной функцией порта F является аналоговый ввод к АЦП (см. табл. 42).

Если некоторые выводы порта F используются как выходы, то необходимо следить, чтобы во время преобразования АЦП не происходило их переключение. Иначе, результат преобразования может быть некорректным. В режиме совместимости с ATmega103 порт F работает только на ввод. Если разрешена работа интерфейса JTAG, то подтягивающие резисторы на выводах PF7(TDI), PF5(TMS) и PF4(TCK) остаются подключенными, даже если микроконтроллер переведен в состояние сброса.

Таблица 42 – Альтернативные функции выводов порта F

TDI, ADC7 – Порт F, разряд 7

ADC7 – Аналогово-цифровой преобразователь, канал 7.

TDI – Ввод данных при JTAG-тестировании. Последовательный ввод данных происходит в регистр инструкций или регистр данных (сканируемые звенья). После разрешения работы JTAG-интерфейса данный вывод не может использоваться в качестве линии ввода-вывода.

TDO, ADC6 – Порт F, разряд 6

ADC6 – Аналогово-цифровой преобразователь, канал 6.

TDO – вывод данных при JTAG-тестировании. Последовательный вывод данных из регистра инструкции или регистра данных. После разрешения работы JTAG-интерфейса данный вывод не может использоваться в качестве линии ввода-вывода. Вывод TDO становится тристабильным, если введено состояние TAP, при котором происходит сдвиг выводимых данных.

TMS, ADC5 – Порт F, разряд 5

ADC5 – Аналогово-цифровой преобразователь, канал 5.

TMS – Выбор режима JTAG тестирования. Данный вывод используется для управления цифровым автоматом TAP-контроллера. После разрешения работы JTAG-интерфейса данный вывод не может использоваться в качестве линии ввода-вывода.

TCK, ADC4 – Порт F, разряд 4

ADC4 – Аналогово-цифровой преобразователь, канал 4.

TCK – синхронизация JTAG-тестирования. Работа интерфейса JTAG синхронизирована с TCK. После разрешения работы JTAG-интерфейса данный вывод не может использоваться в качестве линии ввода-вывода.

ADC3 – ADC0 – Порт F, разряды 3..0

ADC7 – Аналогово-цифровой преобразователь, каналы 3…0.

Таблица 43 – Отключающие сигналы для разрешения альтернативных функций на PF7..PF4

Таблица 44 – Отключающие сигналы для разрешения альтернативных функций на PF3..PF0

Альтернативные функции порта G

В режиме совместимости с ATmega103 могут использоваться только альтернативные функции порта G, а функция универсального цифрового ввода-вывода не доступна. В таблице 45 приведены альтернативные функции порта G.

Таблица 45 – Альтернативные функции выводов порта G

TOSC1 – Порт G, разряд 4

TOSC1 – 1-ый вывод генератора таймера. После установки бита AS0 в регистре ASSR разрешается работа асинхронного тактирования таймера-счетчика 0, а вывод PG4 отключается от порта и становится входом инвертирующего усилителя генератора. В этом режиме кварцевый резонатор подключен к выводу PG4, который теперь не может использоваться как линия ввода-вывода.

TOSC2 – Порт G, разряд 3

TOSC2 – 2-ой вывод генератора таймера. После установки бита AS0 в регистре ASSR разрешается работа асинхронного тактирования таймера-счетчика 0, а вывод PG3 отключается от порта и становится инвертированным выходом усилителя генератора. В этом режиме кварцевый резонатор подключен к выводу PG3, который теперь не может использоваться как линия ввода-вывода.

ALE – Порт G, разряд 2

ALE – сигнал разрешения фиксации адреса внешней памяти.

RD – Порт G, разряд 1

RD – строб управления чтением данных внешней памяти.

WR – Порт G, разряд 0

WR – строб управления записью во внешнюю память.

В таблицах 46 и 47 представлена связь альтернативных функций порта G и отключающих сигналов, представленных на рисунке 33.

Таблица 46 – Отключающие сигналы для разрешения альтернативных функций на PG4..PG1

Таблица 47 – Отключающий сигнал для разрешения альтернативной функции на PG0