В HTML      В PDF
микроэлектроника, микросхема, транзистор, диод, микроконтроллер, память, msp430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, avr, mega128
Предприятия Компоненты Документация Применения Статьи Новости

 
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации




Главная страница > Обзоры по типам > Микроконтроллеры > AVR
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации


24.12. Описание регистров управления выбором микросхем

24.12.1 CTRLA - регистр А управления выбором микросхемы

Бит 7 6 5 4 3 2 1 0  
+0x00
- ASIZE[4:0] MODE[1:0]
CTRLA
Чтение/запись Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Бит 7 - Res: резервный бит

Данный бит является резервным и всегда считывается с нулевым значением.

  • Биты 6:2 - ASIZE[4:0]: размер адресного пространства

С помощью данных бит можно задать размер адресного пространства для линии выбора микросхемы. Заданное адресное пространство лежит выше базового адреса.

Таблица 24.17. Настройка адресного пространства

ASIZE[4:0] Групповая конфигурация Размер адресного пространства Сравниваемые линии адреса
00000 256B 256 байт ADDR[23:8]
00001 512B 512 байт ADDR[23:9]
00010 1K 1 кбайт ADDR[23:10]
00011 2K 2 кбайт ADDR[23:11]
00100 4K 4 кбайт ADDR[23:12]
00101 8K 8 кбайт ADDR[23:13]
00110 16K 16 кбайт ADDR[23:14]
00111 32K 32 кбайт ADDR[23:15]
01000 64K 64 кбайт ADDR[23:16]
01001 128K 128 кбайт ADDR[23:17]
01010 256K 256 кбайт ADDR[23:18]
01011 512K 512 кбайт ADDR[23:19]
01100 1M 1 Мбайт ADDR[23:20]
01101 2M 2 Мбайт ADDR[23:21]
01110 4M 4 Мбайт ADDR[23:22]
01111 8M 8 Мбайт ADDR[23]
10000 16M 16 Мбайт (1) -
прочее - - (резерв)

Прим.:

  1. Используется все доступное пространство памяти данных
  • Биты 1:0 - MODE[1:0]: режим выбора микросхемы

Данные биты предназначены для задания режима выбора микросхемы и типа интерфейса, используемого для подключения к внешней памяти или УВВ (см. таблицу 24.18).

Таблица 24.18. Настройка режима выбора микросхемы

MODE[1:0] Групповая конфигурация Описание
00 DISABLE Выбор микросхемы отключен
01 SRAM Выбор микросхем разрешен для SRAM
10 LPC Выбор микросхем разрешен для SRAM LPC
11 SDRAM Выбор микросхем разрешен для SDRAM(1)

Прим.:

  1. Поддержка SDRAM предусмотрена только у CS3.

24.12.2. CTRLB (SRAM) - регистр В управления выбором микросхемы

От настройки данного регистра зависит конфигурация режима выбора микросхемы. Приведенное ниже описание действительно для режимов выбора микросхемы SRAM и SRAM LPC.

Бит 7 6 5 4 3 2 1 0  
+0x01
- - - - - SRWS[2:0]
CTRLB
Чтение/запись Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Биты 7:3 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевым значением.

  • Биты 2:0 - SRWS[2:0]: состояния ожидания SRAM

Данные биты предназначены для задания количества состояний ожидания во время доступа к SRAM и SRAM LPC (см. таблицу 24.19). Длительность каждого состояния ожидания равна циклу синхронизации CLKPER2.

Таблица 24.19. Выбор длительности состояний ожидания

SRWS[2:0] Групповая конфигурация Длительность состояний ожидания
000 0CLK 0 циклов CLKPER2
001 1CLK 1 цикл CLKPER2
010 2CLK 2 цикла CLKPER2
011 3CLK 3 цикла CLKPER2
100 4CLK 4 цикла CLKPER2
101 5CLK 5 циклов CLKPER2
110 6CLK 6 циклов CLKPER2
111 7CLK 7 циклов CLKPER2

24.12.3. CTRLB (SDRAM) - регистр В управления выбором микросхемы

От настройки данного регистра зависит конфигурация режима выбора микросхемы. Приведенное ниже описание действительно для режима выбора микросхемы SDRAM.

Бит 7 6 5 4 3 2 1 0  
+0x01
SDINITONE - - - - SDREN SDMODE[1:0]
CTRLB
Чтение/запись Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Бит 7 - SDINITDONE: флаг завершения инициализационной последовательности SDRAM

Данный флаг становится равным единице по окончании инициализационной последовательности SDRAM. Флаг остается установленным до тех пор, пока разрешена работа EBI и выбор микросхемы настроен на работу в режиме SDRAM.

  • Биты 6:3 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевым значением.

  • Бит 2 - SDSREN: разрешение саморегенерации SDRAM

После записи единицы в данный бит, контроллер EBI отправит в SDRAM команду саморегенерации. Для выхода из режима саморегенерации в данный бит необходимо записать нуль.

  • Бит 1:0 SDMODE[1:0]: режим SDRAM

Данные биты задают режим доступа к SDRAM в соответствии с таблицей 24.20.

Таблица 24.20. Режим SDRAM

SRMODE[1:0] Групповая конфигурация Описание
00 NORMAL Нормальный режим. Доступ к SDRAM дешифрируется обычным образом.
01 LOAD Режим загрузки. Во время доступа к SDRAM модуль EBI вводит команду "Load Mode Register"
10 - (резерв)
11 - (резерв)

24.12.4. BASEADDR - регистр базового адреса выбора микросхемы

Бит 7 6 5 4 3 2 1 0  
+0x02
+0x03
BASEADDR[15:12] - - - -
BASEADDR[23:16]
BASEADDRL
BASEADDRH
  15 14 13 12 11 10 9 8  
Чтение/запись Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
  Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  0 0 0 0 0 0 0 0
  • Биты 15:4 - BASEADDR[23:12]: базовый адрес выбора микросхемы

Базовый адрес - начальный адрес адресного пространства выхода выбора микросхемы. Данная настройка совместно со значением регистра размера адресного пространства ASIZE из регистра CTRLA задает адресное пространство для выхода выбора микросхемы.

  • Биты 3:0 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевым значением.

24.13. Обзор регистров модуля EBI

Адрес Наименование Бит 7 Бит 6 Бит 5 Бит 4 Бит 3 Бит 2 Бит 1 Бит 0
+0x00 CTRL SDMODE[1:0] LPCMODE[1:0] SRMODE[1:0] IFMODE[1:0]
+0x01 SDRAMCTRLA         SDCAS SDROW SDCOL[1:0]
+0x02 (резерв) - - - - - - - -
+0x03 (резерв) - - - - - - - -
+0x04 REFRESHL Мл. байт периода регенерации SDRAM
+0x05 REFRESHH - - - - - - Ст. байт периода регенерации SDRAM
+0x06 INITDLYL Мл. байт времени инициализации SDRAM
+0x07 INITDLYH - - Ст. байт времени инициализации SDRAM
+0x08 SDRAMCTRLB MRDLY[1:0] ROWCYCDLY[2:0] RPDLY[2:0]
+0x09 SDRAMCTRLC RWDLY[1:0] ESRDLY[2:0] ROWCOLDLY[2:0]
+0x0A (резерв) - - - - - - - -
+0x0B (резерв) - - - - - - - -
+0x0C (резерв) - - - - - - - -
+0x0D (резерв) - - - - - - - -
+0x0E (резерв) - - - - - - - -
+0x0F (резерв) - - - - - - - -
+0x10 CS0 Адрес смещения регистров управления выходом CS0
+0x14 CS1 Адрес смещения регистров управления выходом CS1
+0x18 CS2 Адрес смещения регистров управления выходом CS2
+0x1C CS3 Адрес смещения регистров управления выходом CS3

24.14. Обзор регистров управления выбором микросхем

Адрес Наименование Бит 7 Бит 6 Бит 5 Бит 4 Бит 3 Бит 2 Бит 1 Бит 0
+0x00 CTRLA - ASIZE[4:0] MODE[1:0]
+0x01 CTRLB (SRAM) - - - - - SRWS[2:0]
CTRLB (SDRAM) SDINITDONE - - - - SDSREN SDMODE[1:0]
+0x02 BASEADDRL Мл. байт базового адреса выбора микросхемы - - - -
+0x03 BASEADDRH Ст. байт базового адреса выбора микросхемы


<-- Предыдущая страница Оглавление Следующая страница -->