В HTML      В PDF
микроэлектроника, микросхема, транзистор, диод, микроконтроллер, память, msp430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, avr, mega128
Предприятия Компоненты Документация Применения Статьи Новости

 
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации




Главная страница > Обзоры по типам > Микроконтроллеры > AVR
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации


25.16. Описание регистра канала АЦП

25.16.1. CTRL - регистр управления канала АЦП

Бит 7 6 5 4 3 2 1 0  
+0x00
START - - GAIN[2:0] INPUTMODE[1:0]
CTRL
Чтение/запись Чт./Зап. Чт. Чт. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Бит 7 - START: запуск преобразования в канале

Запись единицы в данный бит приводит к запуску преобразования в канале. Бит сбрасывается аппаратно после запуска преобразования. Запись в данный бит единицы, когда он уже имеет единичное значение, не оказывает ни какого эффекта. Запись или чтение этого бита эквивалентно записи бит CH[3:0]START из регистра CTRLA.

  • Биты 6:5 - Res: резервные биты

Данные биты не используются и зарезервированы для использования в будущем. Для совместимости с более новыми МК, выполняя запись в данный регистр, всегда записывайте нули в резервные биты.

  • Биты 4:3 - GAIN[2:0]: коэффициент усиления АЦП

Данные биты предназначены для задания коэффициента усиления усилительного каскада на входе АЦП. Варианты доступных настроек показаны в таблице 25.6. Настройка коэффициента усиления действительна только для некоторых настроек мультиплексора (см."MUXCTRL - регистры управления мультиплексора канала АЦП").

Таблица 25.8. Настройка коэффициента усиления

GAIN[2:0] Групповая конфигурация Коэффициент усиления
000 1X 1x
001 2X 2x
010 4X 4x
011 8X 8x
100 16X 16x
101 32X 32x
110 64X 64x
111   (резерв)
  • Биты 1:0 - INPUTMODE[1:0]: режим входа канала АЦП

Данные биты предназначены для задания режима канала. Эта настройка не зависит от настройки CONVMODE (знаковый/беззнаковый режим), однако режим дифференциального входа поддерживается только в знаковом режиме работы АЦП. В режиме несимметричного входа, инвертирующий вход АЦП подключается к фиксированному уровню напряжения, как в знаковом, так и в беззнаковом режимах работы АЦП.

Таблица 25.9. Режимы входа канала АЦП в беззнаковом режиме (CONVMODE=0)

INPUTMODE[1:0] Групповая конфигурация Описание
00 INTERNAL Внутренний положительный входной сигнал
01 SINGLEENDED Внешний положительный (несимметричный) входной сигнал
10   (резерв)
11   (резерв)

Таблица 25.10. Режимы входа канала АЦП в знаковом режиме (CONVMODE=1)

INPUTMODE[1:0] Групповая конфигурация Описание
00 INTERNAL Внутренний положительный входной сигнал
01 SINGLEENDED Внешний положительный (несимметричный) входной сигнал
10 DIFF Дифференциальный входной сигнал
11 DIFFWGAIN Дифференциальный входной сигнал с усилением

25.16.2. MUXCTRL - регистры управления мультиплексором канала АЦП

Регистр мультиплексора предназначен для задания входного источника для канала.

Бит 7 6 5 4 3 2 1 0  
+0x01
- MUXPOS[3:0] - MUXNEG[1:0]
MUXCTRL
Чтение/запись Чт. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап. Чт. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Бит 7 - Res: резервный бит

Данный бит не используется и зарезервирован для использования в будущем. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нуль в резервный бит.

  • Биты 6:3 - MUXPOS[3:0]: настройка мультиплексоры на неинвертирующем входе АЦП

С помощью данных бит можно выполнить настройку мультиплексора на неинвертирующем входе АЦП. Возможные настройки для различных входных режимов показаны в таблицах 25.11 и 25.12.

Таблица 25.11. Настройка мультиплексора на неинвертирующем входе АЦП при измерении внутренних сигналов (INPUTMODE[1:0] = 00)

MUXPOS[2:0] Групповая конфигурация Аналоговый вход
000 TEMP Напряжение датчика температуры
001 BANDGAP Напряжение бэндгап-элемента
010 SCALEDVCC Поделенное на 10 напряжение VCC
011 DAC Выход ЦАП
100   (резерв)
101   (резерв)
110   (резерв)
111   (резерв)

Таблица 25.12. Настройка мультиплексора на неинвертирующем входе АЦП при измерении внешних несимметричных (INPUTMODE[1:0] = 01), дифференциальных (INPUTMODE[1:0] = 10) или дифференциальных с усилением (INPUTPMODE[1:0] = 1) сигналов

MUXPOS[2:0] Групповая конфигурация Аналоговый вход
000 PIN0 Вывод ADC0
001 PIN1 Вывод ADC1
010 PIN2 Вывод ADC2
011 PIN3 Вывод ADC3
100 PIN4 Вывод ADC4
101 PIN5 Вывод ADC5
110 PIN6 Вывод ADC6
111 PIN7 Вывод ADC7

В МК с одним АЦП на неинвертирующий вход может быть подан сигнал с другого аналогового порта. Для этого необходимо установить бит MUXPOS3.

  • Биты 2 - Res: резервный бит

Данный бит не используется и зарезервирован для использования в будущем. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нуль в резервный бит.

  • Биты 1:0 - MUXNEG[1:0]: настройка мультиплексора на инвертирующем входе АЦП

От данных бит зависит настройка мультиплексора, подключенного к инвертирующему входу АЦП, когда тот выполняет дифференциальные измерения. Когда выполняется измерение внутренних или внешних несимметричных сигналов, данные биты не используются. В таблицах 25.13 и 25.14 показаны возможные настройки входов.

Таблица 25.13. Настройка мультиплексора на инвертирующем входе АЦП (INPUTMODE[1:0] = 10, дифференциальный режим без усиления)

MUXNEX[1:0] Групповая конфигурация Аналоговый вход
00 PIN0 Вывод ADC0
01 PIN1 Вывод ADC1
10 PIN2 Вывод ADC2
11 PIN3 Вывод ADC3

Таблица 25.13. Настройка мультиплексора на инвертирующем входе АЦП (INPUTMODE[1:0] = 11, дифференциальный режим с усилением)

MUXNEX[1:0] Групповая конфигурация Аналоговый вход
00 PIN4 Вывод ADC4
01 PIN5 Вывод ADC5
10 PIN6 Вывод ADC6
11 PIN7 Вывод ADC7

25.16.3. INTCTRL - регистры управления прерыванием канала АЦП

Бит 7 6 5 4 3 2 1 0  
+0x02
- - - - INTMODE[1:0] INTLVL[1:0]
INTCTRL
Чтение/запись Чт. Чт. Чт. Чт. Чт./Зап. Чт./Зап. Чт./Зап. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Биты 7:4 - Res: резервные биты

Данные биты не используются и зарезервированы для использования в будущем. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нули, в резервные биты.

  • Биты 3:2 - INTMODE: режим прерывания АЦП

Данные биты позволяют выбрать режим прерывания для канала в соответствии с таблицей 25.15.

Таблица 25.15. Режим прерывания АЦП

INTMODE[1:0] Групповая конфигурация Режим прерывания
00 COMPLETE по завершению преобразования
01 BELOW по условию сравнения: результат меньше порогового значения
10   (резерв)
11 ABOVE по условию сравнения: результат больше порогового значения
  • Биты 1:0 - INTLVL[1:0]: разрешение прерывания АЦП и выбор его приоритета

С помощью данных бит можно разрешить прерывание в канале АЦП и выбрать его уровень (см. раздел 12 "Прерывания и программируемый многоуровневый контроллер прерываний"). После разрешения прерывания, оно будет инициироваться при установке флага IF в регистре INTFLAGS.

25.16.4. INTFLAG - регистр флагов прерываний канала АЦП

Бит 7 6 5 4 3 2 1 0  
+0x03
- - - - - - - IF
INTFLAG
Чтение/запись Чт. Чт. Чт. Чт. Чт. Чт. Чт. Чт./Зап.
Начальное значение 0 0 0 0 0 0 0 0
  • Биты 7:1 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевым значением. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

  • Бит 0 - IF: флаг прерывания канала АЦП

Флаг прерывания становится равным единице, когда АЦП завершает преобразование. Если канал настроен на работу в режиме сравнения, флаг также будет устанавливаться при выполнении условия сравнения. Флаг IF автоматически сбрасывается при переходе на вектор прерывания канала АЦП. Альтернативно, данный бит можно сбросить записью в него единицы.

25.16.5. RESH - старший регистр результата канала АЦП n

Во всех регистрах результата и независимо от разрешающей способности АЦП знаковые числа представляются в двоичном дополнительном коде, где старший бит - бит знака.

В регистровой паре RESL и RESH хранится 16-битное значение ADCRESULT. Чтение и запись 16-битных значений требует особого внимания (см. 3.11 "Доступ к 16-битным регистрам".)

Бит 7 6 5 4 3 2 1 0  
12 бит, левое выравнивание
12 бит, правое выравнивание +0x05
8-бит
RES[11:4]
- - - - RES[11:8]
- - - - - - - -
 
Чтение/запись Чт. Чт. Чт. Чт. Чт. Чт. Чт. Чт.
Начальное значение 0 0 0 0 0 0 0 0

25.16.5.1. 12-битный режим с левым выравниванием

  • Биты 7:0 - RES[11:4]: старший байт результата канала АЦП

Здесь хранятся 8 старших бит 12-битного результата АЦП.

25.16.5.2. 12-битный режим с правым выравниванием

  • Биты 7:4 - Res: резервные биты

Данные биты в точности повторяют состояние бита знака CHRES11, когда АЦП работает в дифференциальном режиме, и равны нулю, когда АЦП работает в знаковом режиме.

  • Биты 3:0 - RES[11:8]: старший байт результата канала АЦП

Здесь хранятся 4 старших бита 12-битного результата АЦП.

25.16.5.3. 8-битный режим

  • Биты 7:0 - Res: резервные биты

Данные биты в точности повторяют состояние бита знака CHRES7, когда АЦП работает в знаковом режиме, и равны нулю, когда АЦП работает в несимметричном режиме.

25.16.6. RESL - младший регистр результата канала АЦП n

Бит 7 6 5 4 3 2 1 0  
12-/8-
12 бит, левое выравнивание +0x04
RES[7:0]
RES[3:0] - - - -
 
Чтение/запись Чт. Чт. Чт. Чт. Чт. Чт. Чт. Чт.
Начальное значение 0 0 0 0 0 0 0 0

25.16.6.1. 12-/8-битный режим

  • Биты 7:0 - RES[7:0]: младший байт результата канала АЦП

В данных битах хранятся 8 младших бит результата АЦП.

25.16.6.2. 12-битный режим с левым выравниванием

  • Биты 7:4 - RES[3:0]: младший байт результата канала АЦП

В данных битах хранятся 4 младших бита 12-битного результата АЦП.

  • Биты 3:0 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевым значением. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.



<-- Предыдущая страница Оглавление Следующая страница -->