В HTML      В PDF
микроэлектроника, микросхема, транзистор, диод, микроконтроллер, память, msp430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, avr, mega128
Предприятия Компоненты Документация Применения Статьи Новости

 
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации





Главная страница > Обзоры по типам > Микроконтроллеры > AVR
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации


3. ЦПУ AVR

3.1. Отличительные особенности

  • 8/16-битное высокопроизводительное RISC ЦПУ AVR
    • 138 инструкций
    • Аппаратное умножающее устройство
  • 32 8-битных регистра, напрямую подключенные к ALU
  • Стек в оперативной памяти
  • Указатель стека доступен в пространстве памяти ввода-вывода
  • Прямая адресация до 16 Мбайт памяти программ и 16 Мбайт памяти данных
  • Полная поддержка 16/24-битного доступа к 16/24-битным регистрам ввода-вывода
  • Эффективная поддержка 8-, 16- и 32-битных арифметических инструкций
  • Защита от изменения настроек критических функций системы

3.2. Обзор

Микроконтроллеры XMEGA выполнены на основе 8/16-битного ЦПУ AVR. Основной функцией ЦПУ является гарантирование корректности выполнения программы. ЦПУ имеет возможности доступа к запоминающим устройствам, выполнения вычислений и управления УВВ. Механизм обработки прерываний более детально описан в отдельном разделе 12 "Прерывания и программируемый многоуровневый контроллер прерываний".

3.3. Обзор архитектуры

В целях достижения максимальной производительности и параллелизма у МК AVR используется Гарвардская архитектура с отдельными памятью и шинами программ и данных. Инструкции, хранящиеся в памяти программ, выполняются на одноуровневом конвейере. Это означает, что во время выполнения одной инструкции выполняется предварительная выборка из памяти программ следующей инструкции. Данная концепция делает возможным выполнение по одной инструкции за каждый цикл синхронизации. Перечень и краткое описание всех инструкций AVR можно найти в разделе 32 "Краткое описание набора инструкций". Подробное описание набора инструкций AVR можно найти по ссылке http://www.atmel.com/avr.

Архитектура AVR
Рисунок 3.1. Архитектура AVR

Арифметико-логическое устройство (АЛУ, ALU) выполняет арифметические и логические операции между регистрами или между константой и регистром. В АЛУ также могут выполняться операции над одним регистром.

По завершении арифметических операций обновляется регистр статуса, в котором отражается информация о результате операции.

АЛУ напрямую подключено к регистровому файлу, который состоит из 32 8-битных рабочих регистров общего назначения. Данные регистры предоставляют ALU возможность одноциклового доступа при выполнении операций между регистрами или между регистром и константой. Шесть из этих 32 регистров могут использоваться, как три 16-битных указателя адреса. Их можно использовать для адресации в пространствах памяти данных и памяти программ с возможностями автоматического вычисления адресов.

Пространства памяти являются полностью линейными и регулярными. Пространство памяти данных и пространство памяти программ полностью независимы.

Пространство памяти данных разделяется на регистры ввода-вывода и SRAM. Кроме того, через пространство памяти данных можно получить доступ к EEPROM.

Все регистры статуса и управления УВВ расположены в младших 4 килобайтах адресов памяти данных. Данное пространство называется пространством памяти ввода/вывода. К младшим 64 адресам можно адресоваться напрямую или как к ячейкам памяти данных по адресам 0x00…0x3F. Остальная часть называется пространством расширенной памяти ввода-вывода и расположена по адресам 0x40…0x1FFF. Доступ к этим регистрам ввода-вывода выполняется по их адресам в пространстве памяти данных с использованием инструкций чтения (LD/LDS/LDD) и записи (ST/STS/STD).

В SRAM могут сберегаться только данные, а код программы не может выполняться из него. Доступ к данным в SRAM можно осуществить с использованием пяти различных режимов адресации, поддерживаемых архитектурой AVR. Начальным адресом SRAM является 0x2000.

Адреса в памяти данных от 0x1000 до 0x1FFF зарезервированы для отображения в ней EEPROM.

Память программ разделена на два сектора: сектор прикладной программы и загрузочный сектор. У каждого из секторов имеются отдельные биты защиты (Lock-биты) для блокировки записи и чтения/записи. Программа в загрузочном секторе с использованием инструкции SPM имеет возможность программирования сектора прикладной программы. Еще один, третий, сектор находится внутри сектора прикладной программы. Он называется сектором таблицы приложения и имеет отдельные биты защиты от записи и чтения/записи. Сектор таблицы приложения может использоваться для энергонезависимого хранения данных или кода программы.



<-- Предыдущая страница Оглавление Следующая страница -->