33. Приложение А. Временные диаграммы модуля EBI
33.1. 3-портовое подключение SRAM с ALE1 и CS
![Запись (без ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_1.GIF) Рисунок 33.1. Запись (без ALE)
![Запись (ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_2.GIF) Рисунок 33.2. Запись (ALE)
![Чтение (без ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_3.GIF) Рисунок 33.3. Чтение (без ALE)
![Чтение (ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_4.GIF) Рисунок 33.4. Чтение (ALE)
33.2. 3-портовое подключение SRAM с ALE12 и CS
![Запись (без ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_5.GIF) Рисунок 33.5. Запись (без ALE)
![Запись (ALE1)](/im/doc/micros/avr/arh_xmega_a/pic33_6.GIF) Рисунок 33.6. Запись (ALE1)
![Запись (ALE1 + ALE2)](/im/doc/micros/avr/arh_xmega_a/pic33_7.GIF) Рисунок 33.7. Запись (ALE1 + ALE2)
![Чтение (без ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_8.GIF) Рисунок 33.8. Чтение (без ALE)
![Чтение (ALE1)](/im/doc/micros/avr/arh_xmega_a/pic33_9.GIF) Рисунок 33.9. Чтение (ALE1)
![Чтение (ALE1 + ALE2)](/im/doc/micros/avr/arh_xmega_a/pic33_10.GIF) Рисунок 33.10. Чтение (ALE1 + ALE2)
33.3. 4-портовое подключение SRAM с ALE2 и CS
![Запись (без ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_11.GIF) Рисунок 33.11. Запись (без ALE)
![Запись (ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_12.GIF) Рисунок 33.12. Запись (ALE)
![Чтение (без ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_13.GIF) Рисунок 33.13. Чтение (без ALE)
![Чтение (ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_14.GIF) Рисунок 33.14. Чтение (ALE)
33.4. 4-портовое подключение SRAM с CS и без ALE
![Запись](/im/doc/micros/avr/arh_xmega_a/pic33_15.GIF) Рисунок 33.15. Запись
![Чтение](/im/doc/micros/avr/arh_xmega_a/pic33_16.GIF) Рисунок 33.16. Чтение
33.5. 2-портовое подключение LPC памяти с ALE12 и CS
![Запись (ALE1)](/im/doc/micros/avr/arh_xmega_a/pic33_17.GIF) Рисунок 33.17. Запись (ALE1)
![Запись (ALE1 + ALE2)](/im/doc/micros/avr/arh_xmega_a/pic33_18.GIF) Рисунок 33.18. Запись (ALE1 + ALE2)
![Чтение (ALE1)](/im/doc/micros/avr/arh_xmega_a/pic33_19.GIF) Рисунок 33.19. Чтение (ALE1)
![Чтение (ALE1 + ALE2)](/im/doc/micros/avr/arh_xmega_a/pic33_20.GIF) Рисунок 33.20. Чтение (ALE1 + ALE2)
33.6. 3-портовое подключение LPC памяти с ALE1 и CS
![Запись](/im/doc/micros/avr/arh_xmega_a/pic33_21.GIF) Рисунок 33.21. Запись
![Чтение](/im/doc/micros/avr/arh_xmega_a/pic33_22.GIF) Рисунок 33.22. Чтение
33.7. 2-портвоое подключение LPC памяти с ALE1 и CS
![Запись](/im/doc/micros/avr/arh_xmega_a/pic33_23.GIF) Рисунок 33.23. Запись
![Чтение](/im/doc/micros/avr/arh_xmega_a/pic33_24.GIF) Рисунок 33.24. Чтение
33.8. 3-портовое подключение SRAM с ALE1 и без CS
![Запись (без ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_25.GIF) Рисунок 33.25. Запись (без ALE)
![Запись (ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_26.GIF) Рисунок 33.26. Запись (ALE)
![Чтение (без ALE)](/im/doc/micros/avr/arh_xmega_a/pic33_27.GIF) Рисунок 33.27. Чтение (без ALE)
![Чтение (ALE)<](/im/doc/micros/avr/arh_xmega_a/pic33_28.GIF) Рисунок 33.28. Чтение (ALE)
33.9. 4-портвоое подключение SRAM без ALE и CS
![Запись](/im/doc/micros/avr/arh_xmega_a/pic33_29.GIF) Рисунок 33.29. Запись
![Чтение](/im/doc/micros/avr/arh_xmega_a/pic33_30.GIF) Рисунок 33.30. Чтение
33.10. 2-портовое подключение LPC памяти с ALE12 и без CS
![Запись ALE1](/im/doc/micros/avr/arh_xmega_a/pic33_31.GIF) Рисунок 33.31. Запись ALE1
![Запись ALE1 + ALE2](/im/doc/micros/avr/arh_xmega_a/pic33_32.GIF) Рисунок 33.32. Запись ALE1 + ALE2
![Чтение ALE1](/im/doc/micros/avr/arh_xmega_a/pic33_33.GIF) Рисунок 33.33. Чтение ALE1
![Чтение ALE1 + ALE2](/im/doc/micros/avr/arh_xmega_a/pic33_34.GIF) Рисунок 33.34. Чтение ALE1 + ALE2
33.11. Блок SDRAM
![Блок SDRAM](/im/doc/micros/avr/arh_xmega_a/pic33_35.GIF) Рисунок 33.35. Блок SDRAM
* Количество NOP равно RPDLY[2:0] (на рисунке RPDLY = 1)
** Авторегенерация и последующие NOP-ы повторяются 8 раз.
Количество NOP равно ROWCYCDLY[2:0] (на рисунке ROWCYCDLY = 1)
33.12. 8-битная запись SDRAM
![Одна запись](/im/doc/micros/avr/arh_xmega_a/pic33_36.GIF) Рисунок 33.36. Одна запись
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
*** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Две записи подряд](/im/doc/micros/avr/arh_xmega_a/pic33_37.GIF) Рисунок 33.37. Две записи подряд
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
*** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Потоковый доступ к одной странице](/im/doc/micros/avr/arh_xmega_a/pic33_38.GIF) Рисунок 33.38. Потоковый доступ к одной странице
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
*** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Потоковый доступ с пересечением границы страниц](/im/doc/micros/avr/arh_xmega_a/pic33_39.GIF) Рисунок 33.39. Потоковый доступ с пересечением границы страниц
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
*** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
33.13. 8-битное чтение SDRAM
![Одно чтение](/im/doc/micros/avr/arh_xmega_a/pic33_40.GIF) Рисунок 33.40. Одно чтение
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** NOP вставляется только для CAS3
*** Синхронизация приостанавливается на 1 цикл, когда EBI работает в режиме 1x и на 1 или 2 цикла, когда EBI работает в режиме 2x. Это необходимо для выборки данных по нарастающему фронту сигнала синхронизации 1x.
**** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
***** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Два чтения подряд](/im/doc/micros/avr/arh_xmega_a/pic33_41.GIF) Рисунок 33.41. Два чтения подряд
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** NOP вставляется только для CAS3
*** Синхронизация приостанавливается на 1 цикл, когда EBI работает в режиме 1x и на 1 или 2 цикла, когда EBI работает в режиме 2x. Это необходимо для выборки данных по нарастающему фронту сигнала синхронизации 1x.
**** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
***** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Потоковый доступ к одной странице](/im/doc/micros/avr/arh_xmega_a/pic33_42.GIF) Рисунок 33.42. Потоковый доступ к одной странице
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** NOP вставляется только для CAS3
*** Синхронизация приостанавливается на 1 цикл, когда EBI работает в режиме 1x и на 1 или 2 цикла, когда EBI работает в режиме 2x. Это необходимо для выборки данных по нарастающему фронту сигнала синхронизации 1x.
**** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
***** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Потоковый доступ с пересечением границы страниц](/im/doc/micros/avr/arh_xmega_a/pic33_43.GIF) Рисунок 33.43. Потоковый доступ с пересечением границы страниц
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** NOP вставляется только для CAS3
*** Синхронизация приостанавливается на 1 цикл, когда EBI работает в режиме 1x и на 1 или 2 цикла, когда EBI работает в режиме 2x. Это необходимо для выборки данных по нарастающему фронту сигнала синхронизации 1x.
**** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
***** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
33.14. Запись 4-битного SDRAM
![Одна запись](/im/doc/micros/avr/arh_xmega_a/pic33_44.GIF) Рисунок 33.44. Одна запись
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
*** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Две записи подряд](/im/doc/micros/avr/arh_xmega_a/pic33_45.GIF) Рисунок 33.45. Две записи подряд
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
*** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Потоковый доступ к одной странице](/im/doc/micros/avr/arh_xmega_a/pic33_46.GIF) Рисунок 33.46. Потоковый доступ к одной странице
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
*** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Потоковый доступ с пересечением границы страниц](/im/doc/micros/avr/arh_xmega_a/pic33_47.GIF) Рисунок 33.47. Потоковый доступ с пересечением границы страниц
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
*** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
33.15. Чтение 4-битного SDRAM
![Одно чтение](/im/doc/micros/avr/arh_xmega_a/pic33_48.GIF) Рисунок 33.48. Одно чтение
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** NOP вставляется только для CAS3
*** Синхронизация приостанавливается на 1 цикл, когда EBI работает в режиме 1x и на 1 или 2 цикла, когда EBI работает в режиме 2x. Это необходимо для выборки данных по нарастающему фронту сигнала синхронизации 1x.
**** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
***** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Два чтения подряд](/im/doc/micros/avr/arh_xmega_a/pic33_49.GIF) Рисунок 33.49. Два чтения подряд
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** NOP вставляется только для CAS3
*** Синхронизация приостанавливается на 1 цикл, когда EBI работает в режиме 1x и на 1 или 2 цикла, когда EBI работает в режиме 2x. Это необходимо для выборки данных по нарастающему фронту сигнала синхронизации 1x.
**** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
***** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Потоковый доступ к одной странице](/im/doc/micros/avr/arh_xmega_a/pic33_50.GIF) Рисунок 33.50. Потоковый доступ к одной странице
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** NOP вставляется только для CAS3
*** Синхронизация приостанавливается на 1 цикл, когда EBI работает в режиме 1x и на 1 или 2 цикла, когда EBI работает в режиме 2x. Это необходимо для выборки данных по нарастающему фронту сигнала синхронизации 1x.
**** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
***** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
![Потоковый доступ с пересечением границы страниц](/im/doc/micros/avr/arh_xmega_a/pic33_51.GIF) Рисунок 33.51. Потоковый доступ с пересечением границы страниц
* Количество NOP равно ROWCOLDLY[2:0] (на рисунке ROWCOLDLY = 1)
** NOP вставляется только для CAS3
*** Синхронизация приостанавливается на 1 цикл, когда EBI работает в режиме 1x и на 1 или 2 цикла, когда EBI работает в режиме 2x. Это необходимо для выборки данных по нарастающему фронту сигнала синхронизации 1x.
**** Количество NOP равно WRDLY[1:0] + 1 (на рисунке WRDLY = 0)
***** Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
33.16. Регенерация SRAM
![Авторегенерация в состоянии IDLE](/im/doc/micros/avr/arh_xmega_a/pic33_52.GIF) Рисунок 33.52. Авторегенерация в состоянии IDLE
* Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
** Количество NOP равно ESRDLY[2:0] (на рисунке ESRDLY = 1)
![Авторегенерация между двумя доступами](/im/doc/micros/avr/arh_xmega_a/pic33_53.GIF) Рисунок 33.53. Авторегенерация между двумя доступами
* Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
** Количество NOP равно ESRDLY[2:0] (на рисунке ESRDLY = 1)
![Ввод саморегенерации](/im/doc/micros/avr/arh_xmega_a/pic33_54.GIF) Рисунок 33.54. Ввод саморегенерации
* Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
** Количество NOP равно ESRDLY[2:0] (на рисунке ESRDLY = 1)
![Выход из саморегенерации](/im/doc/micros/avr/arh_xmega_a/pic33_55.GIF) Рисунок 33.55. Выход из саморегенерации
* Количество NOP равно RPDLY[1:0] (на рисунке RPDLY = 1)
** Количество NOP равно ESRDLY[2:0] (на рисунке ESRDLY = 1)
|