• Analog Devices
• Atmel
• Cypress
• Fujitsu
• Holtek
• MagnaChip
• Maxim
• Megawin
• Freescale
• NXP
• Texas Insrt
• White Eleсtronic
• Winbond

7.9. Описание регистров системы синхронизации

7.9.1. CTRL - регистр управления системной синхронизацией

• Биты 7:3 - Res: резервные биты

Резервные биты не задействованы и зарезервированы для использования в будущем. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

• Биты 2:0 - SCLKSEL[2:0]: настройка системной синхронизации

Биты SCLKSEL предназначены для выбора источника системной синхронизации. Доступные варианты для выбора приведены в таблице 7.1. Процесс изменения источника системной синхронизации длится 2 цикла (периода) предыдущего источника синхронизации и еще 2 цикла нового. Данные биты защищены механизмом защиты от изменения конфигурации (подробности см. в 3.12 "Защита от изменения конфигурации".

Биты SCLKSEL нельзя изменить, если выбираемый новый источник нестабилен.

Таблица 7.1. Настройка системной синхронизации

7.9.2. PSCTRL - регистр предделителя системной синхронизации

• Бит 7 - Res: резервный бит

Данный бит является резервным и всегда считывается с нулевым значением. Для совместимости с будущими МК, выполняя запись в этот регистр, всегда записывайте ноль в резервный бит.

• Биты 6:2 - PSADIV[4:0]: коэффициент деления предделителя А

Данные биты управляют коэффициентом деления предделителя А в соответствии с таблицей 7.2. Биты можно модифицировать по ходу работы МК, тем самым, позволяя динамически изменять соотношение частот сигналов синхронизации CLKPER4 и CLKSYS (системная синхронизация).

Таблица 7.2. Коэффициент деления предделителя А

• Биты 1:0 - PSBCDIV: коэффициент деления предделителей В и С

С помощью данных можно настроить коэффициент деления предделителей В и С (см. таблицу 7.3). От настройки предделителя B зависит соотношение частот сигналов синхронизации CLKPER2 и CLKPER4. В свою очередь, от настройки предделителя С зависит соотношение частот сигналов синхронизации CLKPER, CLKCPU и CLKPER2 (см. рисунок 7.5).

Таблица 7.3. Коэффициент деления предделителей В и С

7.9.3. LOCK - Регистр защиты системы синхронизации

• Биты 7:1 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевыми значениями. Для совместимости с будущими МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

• Бит 0 - LOCK: защита системы синхронизации

После записи единицы в бит LOCK блокируется возможность дальнейшего изменения регистров CTRL и PSCTRL. Этим достигается защита настроек системы синхронизации от модификации. Защита остается активной вплоть до следующего сброса МК.

Данные биты защищены механизмом защиты от изменения конфигурации, рассмотренной в 3.12 "Защита от изменения конфигурации".

Очистка бита LOCK возможна только выполнением сброса МК.

7.9.4. RTCCTRL - регистр управления счетчиком реального времени (RTC)

• Биты 7:4 - Res: резервные биты

Данные биты не задействованы и зарезервированы для использования в будущем. В целях совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

• Биты 3:1 - RTCSRC[2:0]: источник синхронизации

Данные биты позволяют выбрать источник синхронизации счетчика реального времени в соответствии с таблицей 7.4.

Таблица 7.4. Источник синхронизации счетчика реального времени

• Бит - RTCEN: разрешение работы источника синхронизации RTC

Установка бита RTCEN приводит к разрешению работы выбранного источника синхронизации совместно со счетчиком реального времени.