В настоящем руководстве рассматриваются модули и периферийные устройства семейства микроконтроллеров MSP430x1xx. Представлен обобщенный обзор каждого модуля и периферийного устройства. Не все микроконтроллеры обладают полным набором функций и особенностей модулей и периферийных устройств, рассмотренных здесь. Кроме того, конкретная реализация модулей и периферии может различаться в разных устройствах семейства, либо они могут быть реализованы не в полном объеме. Назначение выводов, подключение источников внутренних сигналов и рабочие параметры отличаются от устройства к устройству. Пользователю необходимо изучить информацию по конкретному микроконтроллеру для выяснения подробностей его работы.
Дополнительную информацию по рассматриваемой теме можно найти на сайте http://www.ti.com/msp430.
Это оборудование предназначено для тестирования только в лабораторной среде. Оно генерирует, использует и может излучать радиочастотную энергию, и не было протестировано на соответствие с ограничениями для вычислительных устройств, предусмотренными подразделом J раздела 15 правил FCC, разработанных для обеспечения разумной защиты от радиочастотной интерференции. Функционирование этого оборудования в других средах может вызвать взаимные помехи с системами радиокоммуникаций, из-за чего пользователь может понести расходы, связанные с необходимостью проведения каких-либо измерений для снижения помех.
Сокращение |
Значение |
Раздел с подробным описанием |
ACLK |
Auxiliary Clock (вспомогательное тактирование) |
«Модуль основного тактирования» |
ADC |
Analog-to-Digital Converter (аналого-цифровой преобразователь, АЦП) |
|
BOR |
Brown-Out Reset (Сброс при пониженном питающем напряжении) |
«Системы сброса, прерываний и режимы работы» |
BSL |
Bootstrap Loader (начальный загрузчик программной памяти или ОЗУ) |
www.ti.com/msp430 |
CPU |
Central Processing Unit (центральное процессорное устройство, ЦПУ) |
«16-разрядное RISC CPU» |
DAC |
Digital-to-Analog Converter (цифро-аналоговый преобразователь, ЦАП) |
|
DCO |
Digitally Controlled Oscillator (осциллятор с цифровым управлением) |
«Модуль основного тактирования» |
dst |
Destination (Назначение) |
«16-разрядное RISC CPU» |
FLL |
Frequency Locked Loop (система автоматической подстройки частоты) |
|
GIE |
General Interrupt Enable (общее разрешение прерываний) |
«Системы сброса, прерываний и режимы работы» |
INT (N/2) |
Integer portion of N/2 (целая часть N/2) |
|
I/O |
Input/Output (вход / выход) |
«Цифровые входы/выходы» |
ISR |
Interrupt Service Routine (процедура обработки прерывания) |
|
LSB |
Least-Significant Bit (младший бит) |
|
LSD |
Least-Significant Digit (младший разряд) |
|
LPM |
Low-Power Mode (режим пониженного энергопотребления) |
«Системы сброса, прерываний и режимы работы» |
MAB |
Memory Address Bus (адресная шина памяти) |
|
MCLK |
Master Clock (главное тактирование) |
«Модуль основного тактирования» |
MDB |
Memory Data Bus (шина данных памяти) |
|
MSB |
Most-Significant Bit (старший бит) |
|
MSD |
Most-Significant Digit (старший разряд) |
|
NMI |
(Non)-Maskable Interrupt (немаскируемое прерывание) |
«Системы сброса, прерываний и режимы работы» |
PC |
Program Counter (программный счетчик) |
«16-разрядное RISC CPU» |
POR |
Power-On Reset (сброс при включении питания) |
«Системы сброса, прерываний и режимы работы» |
PUC |
Power-up clear (очистка при включении питания) |
«Системы сброса, прерываний и режимы работы» |
RAM |
Random Access Memory (оперативное запоминающее устройство, ОЗУ) |
|
SCG |
System Clock Generator (генератор системного тактирования) |
«Системы сброса, прерываний и режимы работы» |
SFR |
Special Function Register (регистр специального назначения) |
|
SMCLK |
Sub-System Master Clock (подсистема главного тактирования) |
«Модуль основного тактирования» |
SP |
Stack Pointer (указатель стека) |
«16-разрядное RISC CPU» |
SR |
Status Register (регистр статуса) |
«16-разрядное RISC CPU» |
src |
Source (источник) |
«16-разрядное RISC CPU» |
TOS |
Top-of-Stack (вершина стека) |
«16-разрядное RISC CPU» |
WDT |
Watchdog Timer (сторожевой таймер) |
«Сторожевой таймер» |
Каждый регистр показывается с ключом, означающим тип доступа к каждому индивидуальному биту и его исходное состояние: