19.3 Регистры ЦАП12
Регистры ЦАП12 приведены в таблице 19-2.
Таблица 19-2. Регистры ЦАП12
| Регистр |
Краткое
обозначение |
Тип
регистра |
Адрес |
Исходное
состояние |
| Управление DAC12_0 |
DAC12_0CTL |
Чтение/запись |
01C0h |
Сброс с POR |
| Данные DAC12_0 |
DAC12_0DAT |
Чтение/запись |
01C8h |
Сброс с POR |
| Управление DAC12_1 |
DAC12_1CTL |
Чтение/запись |
01C2h |
Сброс с POR |
| Данные DAC12_1 |
DAC12_1DAT |
Чтение/запись |
01CAh |
Сброс с POR |
DAC12_xCTL, управляющий регистр ЦАП12
| Резерв |
DAC12SREFx |
DAC12RES |
DAC12LSELx |
DAC12
CALON |
DAC12IR |
| rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
| DAC12AMPx |
DAC12DF |
DAC12IE |
DAC12IFG |
DAC12ENC |
DAC12 |
GRP* |
| rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
Модифицируется, только когда DAC12ENC=0
* Не используется в устройствах MSP430x15x и MSP430x16x
| Зарезервирован |
Бит 15 |
Зарезервирован |
DAC12
SREFx |
Биты
14-13 |
Выбор опорного напряжения ЦАП12
00 VREF+
01 VREF+
10 VeREF+
11 VeREF+ |
| DAC12RES |
Бит 12 |
Выбор разрешения ЦАП12
0 12-разрядное разрешение
1 8-разрядное разрешение |
DAC12
LSELx |
Биты
11-10 |
Выбор загрузки ЦАП12. Выбирается сигнал запуска загрузки защелки ЦАП12. Для обновления ЦАП должен быть установлен DAC12ENC, за исключением случая, когда DAC12LSELx=0.
00 Загрузка в защелку ЦАП12 выполняется при записи в DAC12_xDAT (DAC12ENC игнорируется)
01 Загрузка в защелку ЦАП12 выполняется при записи в DAC12_xDAT, или, когда используется группировка, при записи во все регистры DAC12_xDAT группы
10 Фронт сигнала c Таймера_А3.Выход1 (TA1)
11 Фронт сигнала c Таймера_B7.Выход2 (TB2) |
DAC12
CALON |
Бит 9 |
Включение калибровки ЦАП12. Этот бит инициирует последовательность калибровки смещения ЦАП12 и сбрасывается автоматически после завершения калибровки.
0 Калибровка не выполняется
1 Инициирование калибровки / выполняется калибровка |
| DAC12IR |
Бит 8 |
Входной диапазон ЦАП12. Этот бит устанавливает диапазон входного опорного напряжения и выходного напряжения.
0 Полный диапазон выходного напряжения ЦАП12 равен 3-х кратному опорному напряжению
1 Полный диапазон выходного напряжения ЦАП12 равен 1-но кратному опорному напряжению |
DAC12
AMPx |
Биты
7-5 |
Настройка усилителя ЦАП12. Эти биты выбирают время установки в зависимости от потребляемого тока для входного и выходного усилителей ЦАП12
| DAC12AMPx |
Входной буфер |
Выходной буфер |
| 000 |
Выключен |
ЦАП12 выключен, выход в высокоимпедансном состоянии |
| 001 |
Выключен |
ЦАП12 выключен, на выходе 0В |
| 010 |
Низкая скорость/ток |
Низкая скорость/ток |
| 011 |
Низкая скорость/ток |
Средняя скорость/ток |
| 100 |
Низкая скорость/ток |
Высокая скорость/ток |
| 101 |
Средняя скорость/ток |
Средняя скорость/ток |
| 110 |
Средняя скорость/ток |
Высокая скорость/ток |
| 111 |
Высокая скорость/ток |
Высокая скорость/ток |
|
| DAC12DF |
Бит 4 |
Формат данных ЦАП12
0 Натуральный двоичный
1 Формат с дополнением до двух |
| DAC12IE |
Бит 3 |
Разрешение прерывания от ЦАП12
0 Запрещено
1 Разрешено |
| DAC12IFG |
Бит 2 |
Флаг прерывания ЦАП12
0 Прерывание не ожидается
1 Прерывание ожидается |
| DAC12ENC |
Бит 1 |
Включение преобразования ЦАП12. Этот бит включает модуль ЦАП12, когда DAC12LSELx>0. Когда DAC12LSELx=0, бит DAC12ENC игнорируется.
0 ЦАП12 выключен
1 ЦАП12 включен |
| DAC12GRP |
Бит 0 |
Группировка ЦАП12. Группируется DAC12_x с DAC12_х, имеющий следующий более высокий порядковый номер.
0 Нет группировки
1 ЦАП`ы сгруппированы |
DAC12_xDAT, регистр данных ЦАП12
| r(0) |
r(0) |
r(0) |
r(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
| rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
rw-(0) |
| Не используется |
Биты
15-12 |
Не используется. Эти биты всегда равны 0 и не влияют на ядро ЦАП12. |
| Данные ЦАП12 |
Биты
11-0 |
Данные ЦАП12
| Формат данных ЦАП12 |
Данные ЦАП12 |
| 12-разрядный двоичный |
Данные ЦАП12 выровнены по правому краю. Бит 11 является старшим значащим битом (MSB). |
| 12-разрядный с дополнением до двух |
Данные ЦАП12 выровнены по правому краю. Бит 11 является старшим значащим битом MSB (знак). |
| 8-разрядный двоичный |
Данные ЦАП12 выровнены по правому краю. Бит 7 является старшим значащим битом (MSB). Биты 11-8 не имеют значения и не влияют на ядро ЦАП12. |
| 8-разрядный с дополнением до двух |
Данные ЦАП12 выровнены по правому краю. Бит 7 является старшим значащим битом MSB (знак). Биты 11-8 не имеют значения и не влияют на ядро ЦАП12. |
|
|
