TMS320C6211, TMS320C6211B
Цифровые процессоры для обработки сигналов с фиксированной запятой
Отличительные особенности:
- ЦПОС с превосходным отношение цена-качество: TMS320C62х (TMS320C6211 и TMS320C6211B)
- Восемь 32-разрядных инструкций/цикл
- C6211, C6211B, C6711 и C6711B совместимы по расположению выводов
- Тактовые частоты 150, 167 МГц
- Длительность цикла инструкции 6.7, 6 нс
- Производительность 1200, 1333 миллионов инструкций в секунду
- Исполнение для расширенного температурного диапазона (C6211B)
- Ядро ЦПОС с архитектурой VelociTI очень длинного слова инструкции (VLIW) (C6211/11B)
- Восемь независимых функциональных блоков:
- Шесть АЛУ (32-/40-разр.)
- Два 16-разр. умножающих устройств (32-разр. результат)
- Архитектура ввода-вывода с 32 32-разрядными регистрами общего назначения
- Упаковка инструкций снижает размер кода
- Все инструкции условия
- Особенности набора инструкций
- Байт-адресуемые (8-, 16-, 32-разр. данные)
- 8-разр. защита от переполнения
- Насыщение
- Извлечение битового поля, установка, сброс
- Счет бит
- Нормализация
- Архитектура памяти L1/L2
- 32 кбит (4 кбайт) кэш-памяти программ L1P (табличный доступ)
- 32 кбит (4 кбайт) кэш-памяти данных L1D (2-путевой ассоциативный доступ)
- 512 кбит (64 кбайт) совмещенной памяти L2 ОЗУ/кэш (гибкое расположение областей программы/данных)
- Конфигурация
- Режим загрузки: HPI, 8, 16 и 32-разр. загрузочное ПЗУ
- Прямой (Little Endian) и обратный (Big Endian) порядок байт
- 32-разрядный интерфейс внешней памяти (EMIF)
- Непосредственное подключение к асинхронной памяти: стат. ОЗУ и ЭППЗУ
- Непосредственное подключение к синхронной памяти: SDRAM и SBSRAM
- 512 Мбайт общего адресуемого пространства внешней памяти
- Расширенный контроллер прямого доступа к памяти (EDMA) (16 независимых канала)
- 16-разрядный интерфейс хост-порта (HPI)
- Доступ ко всей карте памяти
- Два многоканальных буферизованных последовательных порта (McBSP)
- Непосредственное подключение к фреймерам T1/E1, MVIP, SCSA
- Совместимость с ST-Bus-Switching
- До 256 каналов в каждом
- Совместимость с AC97
- Совместимость с интерфейсом SPI (Motorola)
- Два 32-разрядных таймера общего назначения
- Конфигурируемый тактовый генератор с ФАПЧ
- Граничное сканирование в соответствии с IEEE-1149.1 (JTAG)
- 256-выводной корпус BGA (суффиксы GFN и ZFN)
- Технология 0.18 мкм/5-уровневая металлизация
- 3.3В-ый ввод-вывод, внутреннее питание 1.8В
Структурная схема:
Расположение выводов в корпусах GFN и ZFN (256-выв. BGA, вид снизу):
Общее описание:
ЦПОС TMS320C62x (в т.ч. TMS320C6211, TMS320C6211B) - семейство ЦПОС с фиксированной точкой в составе платформы ЦПОС TMS320C6000. TMS320C6211 (C6211) и TMS320C6211B (C6211B) выполнены на основе архитектуры VelociTI очень длинного слова инструкции (VLIW), которая разработана Texas Instruments и делает данный ЦПОС превосходным выбором для применения в многоканальных и многофункциональных приложениях.
На тактовой частоте 167 МГц TMS320C6211, TMS320C6211B позволяют развить производительность 1333 инструкций в секунду, что делает их эффективным инструментом для решения сложных задач цифровой обработки. ЦПОС TMS320C6211, TMS320C6211B обладает операционной гибкостью высокоскоростных контроллеров и вычислительными способностями матричных процессоров. Процессор содержит 32 32-разрядных регистра общего назначения и 8 независимых функциональных блоков. В состав этих 8 блоков входят: 6 арифметико-логических устройств (АЛУ) для достижения высокой степени параллелизма и два 16-разрядных умножающих устройства с формированием 32-разрядного результата. TMS320C6211, TMS320C6211B может выполнить за один цикл два умножения-накопления (MAC), что позволяет достичь общей производительности 333 млн. MAC в секунду. ЦПОС TMS320C6211, TMS320C6211B также содержат специфическую аппаратную логику, встроенную память и дополнительные периферийные устройства.
TMS320C6211, TMS320C6211B использует двухуровневую архитектуру памяти и интегрирует мощный и разнообразный набор периферийных устройств. Кэш-память программ 1 уровня (L1P) - память размером 32 кбит с табличным доступом, а кэш-память данных 1 уровня (L1D) - память размером 32 кбит с 2-путевым ассоциативным доступом. Память/кэш 2 уровня (L2) состоит из 512 кбит пространства памяти, которое совместно используется пространствами памяти программ и данных. Память L2 может конфигурироваться как табличная, кэш или сочетание их двух. В состав периферийных устройств входят два многоканальных буферизованных последовательных порта (McBSP), два таймера общего назначения, интерфейс хост-порта (HPI) и интерфейс внешней памяти (EMIF) для непосредственного подключения SDRAM, SBSRAM и асинхронных устройств ввода-вывода.
ЦПОС TMS320C6211, TMS320C6211B поддерживается полным набором инструментальных средств для проектирования, в т.ч.: новый Си-компилятор, оптимизатор ассемблирования для упрощения программирования и распределения процессорного времени, а также Windows-интерфейс отладчика для визуализации выполнения программного кода.
Документация:
| |
 |
1293 kB Engl Полное описание микросхем |
|
