Семейство Virtex-II

Основные характеристики семейства Virtex-II:

• Высокопроизводительные, большой емкости, программируемые пользователем логические интегральные схемы с архитектурой FPGA (Field Programmable Gate Arrays):

  - логическая ёмкость от 40 тыс. до 8 млн. системных вентилей на кристалле

  - внутренняя тактовая частота до 420 МГц

  - скорость обмена данными более 840 Мб/с по одному контакту ввода-вывода

• Иерархическая система элементов памяти:

  - до 1,5 Мб распределённой памяти на кристалл, реализуемой на базе 4-х входовых таблиц преобразования (4-LUT – Look-Up Table), конфигурируемых либо как 16-ти битовое ОЗУ, либо как 16-ти битовое двухпортовое ОЗУ, либо как 16-ти битовый сдвиговый регистр

  - до 3 Мб встроенной памяти на кристалл, реализуемой на блоках двухпортовой ОЗУ по 18 Кбит

  - интерфейсы к модулям внешней памяти:

  • интерфейс к DDR-SDRAM
  • интерфейс к FSRAM
  • интерфейс к QDRTM–SRAM
  • интерфейс к Sigma RAM

• Специализированные встроенные модули для реализации арифметических функций

  - блоки умножителей 18x18 бит

  - встроенная логика ускоренного переноса для реализации высокоскоростных арифметических операций.

• Гибкая архитектура с балансом быстродействия и плотности упаковки логики:

  - до 93 184 регистров/защелок с разрешением тактирования и синхронным/асинхронным сбросом и установкой

  - до 93 184 4-х входовых функциональных генераторов (4-LUT)

  - каскадируемые цепочки для функций с большим количеством входов

  - внутренние шины с тремя состояниями

• Быстродействующие встроенные цифровые модули управления синхронизацией (DCM):

  - до 12 модулей

  - точная подстройка фронтов тактирующих сигналов

  - умножение, деление частоты

  - сдвиг фазы с высоким разрешением

  - защита от электромагнитных помех

  - 16 мультиплексоров глобальных тактовых сигналов

• Технология межсоединений Active Interconnect

  - сегментированная структура трассировки четвертого поколения

  - прогнозируемые задержки, не зависящие от коэффициента разветвления по выходу

• Программируемые блоки ввода-вывода, поддерживающие большинство цифровых сигнальных стандартов

  - до 1108 программируемых пользователем блоков ввода-вывода

  - 19 однополюсных и 6 дифференциальных стандартов ввода-вывода

  - программируемая нагрузочная способность по току (от 2 мА до 24 мА) на каждый вывод

• Программируемый импеданс для однополюсных стандартов в каждом блоке ввода-вывода
• Совместимость с шинами PCI-133 МГц, PCI-66 МГц и PCI-33 МГц
• Дифференциальная передача сигналов:

  - поддержка передачи сигналов со скоростью 840 Мбит/сек по стандарту LVDS (Low-Voltage Differential Signaling)

  - поддержка стандарта BLVDS (Bus LVDS)

  - поддержка стандарта LDT (Lightning Data Trans-port)

  - поддержка стандарта LVPECL (Low-Voltage Posi-tive Emitter-Coupled Logic)

  - встроенные входные и выходные регистры с удвоенной скоростью передачи данных.

• Конфигурация кристалла хранится во внешнем ПЗУ, и загружается в кристалл после включения питания автоматически или принудительно

  - неограниченное число циклов загрузки

  - пять режимов загрузки

  - шифрование конфигурационной последовательности по стандарту TRIPLE DES

  - поддержка конфигурирования по стандарту IEEE1532

  - возможность частичного реконфигурирования

• Поддержка команд периферийного сканирования, приведенных в спецификации cтандарта IEEE 1149.1
• Проектирование осуществляется пакетами программного обеспечения ISE Foundation и ISE Alliance, работающими на ПК или рабочей станции. Микросхемы ёмкостью до 300 тыс. вентилей поддерживаются бесплатным пакетом ISE WebPack, доступным для загрузки по адресу: www.xilinx.com/sxpresso/webpack.htm
• КМОП-технология изготовления с проектными нормами 0,15 мкм с 8 слоями металлизации и быстродействующими транзисторами с длиной канала 0,12 мкм.
• Напряжение питания ядра кристалла 1.5 В, блоков ввода-вывода от 1.5 В до 3.3 В, в зависимости от запрограммированного сигнального стандарта.
• 100% фабричное тестирование

Документация:

2029 Kb Engl Полное описание ПЛИС семейства Virtex-II