 Семейство Virtex
Основные особенности семейства Virtex:
- Программируемые пользователем логические интегральные схемы, рекомендуемые для замены ASIC (applications specific integrated circuit - специализированная интегральная схема)
- Логическая ёмкость от 50К до 1М системных вентилей
- Системная производительность до 200МГц
- Поддержка функции Hot-swap для Compact PCI
- Технология Virtex SelectI/O поддерживает 17 различных стандартов по вводу-выводу, среди которых LVTTL, LVCMOS2, PCI33_5, PCI66_5, PCI33_3, PCI66_3, GTL, GTL+, SSTL2(I), SSTL2(II), SSTL3(I), SSTL3(II), HSTL(I), HSTL(II), HSTL(III), AGP, CTT
- Четыре специальных схемы автоподстройки задержек (DLL) для улучшенного управления тактированием (Умножение, деление, сдвиг фазы тактовых частот).
- Четыре основные сети глобального распределения сигналов тактирования с малыми разбегами фронтов, плюс 24 дополнительные локальные тактовые линии
- Иерархическая 3-х уровневая система элементов памяти:
- - реализация на базе 4-х входового функционального генератора (4-LUT - LookUp Table) конфигурируемого либо как 16 битовое ОЗУ, либо как 16 битовое двухпортовое ОЗУ, либо как 16-ти битовый сдвиговый регистр
- - встроенная блочная память, каждый блок конфигурируется как 4К-бит синхронное двухпортовое ОЗУ
- - быстрые интерфейсы к внешним высокопроизводительным ОЗУ или ПЗУ
- Специальная логика ускоренного переноса для высокоскоростных арифметических операций
- Специальная поддержка умножителей
- Каскадируемые цепочки для функций с большим количеством входов
- Большое число регистров с разрешением тактирования и синхронные/асинхронные цепи установки и сброса
- Внутренние шины с тремя состояниями
- Логика переферийного сканирования в соответствии со стандартом IEEE1149.1
- Поддерживается системами проектирования Xilinx ISE
- Производятся по технологии 0.22мкм SRAM кМОП с 5-ти слойной металлизацией
- 100% фабричное тестирование
Перечень микросхем
| Наименование |
XCV50 |
XCV100 |
XCV150 |
XCV200 |
XCV300 |
XCV400 |
XCV600 |
XCV800 |
XCV1000 |
| Матрица КЛБ |
16x24 |
20x30 |
24x36 |
28x42 |
32x48 |
40x60 |
48x72 |
56x84 |
64x96 |
| Логических ячеек |
1 728 |
2 700 |
3 888 |
5 292 |
6 912 |
10 800 |
15 552 |
21 168 |
27 648 |
| Системных вентилей |
57 906 |
108 904 |
164 674 |
236 666 |
322 970 |
468 252 |
661 111 |
888 439 |
1 124 022 |
| Блочная память, Бит |
32 768 |
40 960 |
49 152 |
57 344 |
65 536 |
81 920 |
98 304 |
114 688 |
131 072 |
| Распределенная память, Бит |
24 576 |
38 400 |
55 296 |
75 264 |
98 304 |
153 600 |
221 184 |
301 056 |
393 216 |
| Элементов DLL |
4 |
4 |
4 |
4 |
4 |
4 |
4 |
4 |
4 |
| Поддерживаемые стандарты В/В |
17 |
17 |
17 |
17 |
17 |
17 |
17 |
17 |
17 |
| Градация по быстродействию, класс |
4, 5, 6 |
4, 5, 6 |
4, 5, 6 |
4, 5, 6 |
4, 5, 6 |
4, 5, 6 |
4, 5, 6 |
4, 5, 6 |
4, 5, 6 |
| Число пользовательских контактов, максимум (МЧПК) |
180 |
180 |
260 |
284 |
316 |
404 |
512 |
512 |
512 |
| CS144 (12мм x 12мм) МЧПК |
94 |
94 |
|
|
|
|
|
|
|
| TQ144 (20мм x 20мм) МЧПК |
98 |
98 |
|
|
|
|
|
|
|
| PQ240/HQ240 (32мм x 32мм) МЧПК |
166 |
166 |
166 |
166 |
166 |
166 |
166 |
166 |
|
| BG256 (27мм x 27мм) МЧПК |
180 |
180 |
180 |
180 |
|
|
|
|
|
| BG352 (35мм x 35мм) МЧПК |
|
|
260 |
260 |
260 |
|
|
|
|
| BG432 (40мм x 40мм) МЧПК |
|
|
|
|
316 |
316 |
316 |
316 |
|
| BG560 (42.5мм x 42.5мм) МПЧК |
|
|
|
|
|
404 |
404 |
404 |
404 |
| FG256 (17мм x 17мм) МЧПК |
176 |
176 |
176 |
176 |
|
|
|
|
|
| FG456 (23мм x 23мм) МЧПК |
|
|
260 |
284 |
312 |
|
|
|
|
| FG676 (27мм x 27мм) МПЧК |
|
|
|
|
|
404 |
444 |
444 |
|
| FG680 (40мм x 40мм) МПЧК |
|
|
|
|
|
|
512 |
512 |
512 |
Пример обозначения:
Документация:
| |
 |
1028 Kb RUS Краткая техническая информация о семействе |
| |
|
550 Kb ENG Полное описание ПЛИС семейства Virtex |
|
