Отладочный комплект Altera 100G Development Kit, Stratix V Edition
Отладочный комплект Altera 100G Development Kit, Stratix V GX Edition предназначен для разработчиков коммуникационного оборудования со скоростями передачи данных до 100 Гбит/с. Плата поддерживает сетевые интерфейсы со скоростями 10 Гбит/с, 40 Гбит/с и 100 Гбит/с благодаря возможности подключения нескольких модулей оптических приемопередатчиков и позволяет протестировать работу различных высокоскоростных протоколов.
Состав отладочного комплекта
- Центральное устройство
- ПЛИС FPGA серии Stratix V GX 5SGXEA7N2F45C2N
- Система конфигурирования
- Конфигурация в режиме Fast Passive Parallel (FPP)
- 1 Гбит FLASH памяти для хранения двух различных конфигураций (заводской и пользовательской)
- Интегрированный загрузчик USB-BlasterTM II для работы с программатором среды проектирования Quartus® II, программным пакетом Nios® II и системной консолью
- Порт JTAG для подключения внешнего загрузчика USB-Blaster
- Пользовательские устройства ввода/вывода
- Четыре пользовательских кнопки
- Два DIP-переключателя
- Восемь пользовательских светодиодов
- Алфавитно-цифровой ЖКИ 16х2
- Десят светодиодов индикации статуса конфигурации
- Устройства памяти
- Двенадцать микросхем памяти DDR3 SDRAM объемом 2 Гбит
- Две микросхемы памяти QDR II SRAM объемом 72 Мбит
- Компоненты и интерфейсы
- 10/100/1000 Ethernet с физическим уровнем, разъем RJ-45
- Два канала приемопередатчика с интерфейсом SMA
- Четыре канала приемопередатчика с интерфейсом SFP+
- Восемь каналов приемопередатчика с интерфейсом QSFP
- Десять каналов приемопередатчика с интерфейсом CFP
- Двадцать четыре каналов приемопередатчика с интерфейсом Interlaken
- Среда разработки Quartus II, включенная в отладочный комплект
- Среда разработки Quartus II Development Kit Edition с годовой лицензией
Внутренняя архитектура отладочного комплекта Altera 100G Development Kit |
Документация:
