Плата проверки целостности сигналов приемопередатчика ПЛИС FPGA, Stratix IV GX Edition
Плата Transceiver SI Development Kit, Stratix IV GX Edition позволяет проводить всестороннюю оценку функциональной совместимости приемопередатчика и целостности сигналов сериалайзера/десериалайзера (SERDES) ПЛИС FPGA серии Stratix IV GX при работе на скоростях от 600 Мбит/с до 8.5 Гбит/с.
Состав отладочного комплекта
- Центральное устройство
- ПЛИС FPGA серии Stratix IV GX EP4SGX230KF40C2N
- Система конфигурирования
- Конфигурация в режиме Fast Passive Parallel (FPP) посредством ПЛИС CPLD серии MAX II EPM2210 и FLASH памяти
- Интегрированный загрузчик USB-Blaster, поддерживающий работу с программатором среды проектирования Quartus II
- Пользовательские устройства ввода/вывода
- Светодиоды, кнопки, DIP-переключатели и ЖКИ
- Устройства памяти
- 64 Мбайт синхронной FLASH памяти
- Компоненты и интерфейсы
- 10/100/1000 BASE-T Ethernet с физическим уровнем, разъем RJ-45
- Каналы приемопередатчиков
- Шесть дуплексных каналов приемопередатчика, подключенных к SMA разъемам
- Один дуплексный канал приемопередатчика, подключенный к SMA разъемам, с минимальной длиной дорожки
- Один канал, подключенный к SMA разъемам, с длиной дорожки, идущей к передатчику около 33 дюймов и длиной дорожки, идущей к приемнику около 7 дюймов для моделирования эффекта ослабления сигнала, возникающего на разъеме и в длинных дорожках печатной платы
Внутренняя архитектура Altera Transceiver Signal Integrity Kit, Stratix IV GX Edition |
Документация:
|
