SoC Altera семейства Stratix 10
Компания Altera предлагает полную линейку Систем-на-Кристалле SoC FPGA, ориентированных на приложения старшего, среднего и младшего классов. Для приложений старшего уровня, требующих максимальной производительности, Altera предлагает устройства семейства Stratix®
Системы-на-Кристалле семейства Stratix 10 предлагают уникальные преимущества в пропускной способности и системной интеграции, включая аппаратно реализованную процессорную систему (Hard Processor System – HPS) следующего поколения. Устройства Stratix 10 отличаются революционной архитектурой HyperFlex и выполнены с применением передового 14-нанометрового технологического процесса Tri-Gate компании Intel, обеспечивающего уровень производительности и энергоэффективности прежде недостижимый для подобного класса устройств.
В сочетании с 64-битным четырехъядерным процессором ARM Cortex-A53 и лучшими в отрасли средствами разработки и отладки, такими как пакет разработки прикладного ПО (SDK) на OpenCL и программный набор разработки встраиваемых приложений (Embedded Design Suite — EDS), Системы-на-Кристалле Stratix 10 реализуют максимально гибкую в использовании гетерогенную вычислительную платформу.
Подробнее >>
Серия устройств |
SX 500 |
SX 650 |
SX 850 |
SX 1100 |
SX 1650 |
SX 2100 |
SX 2500 |
SX 2800 |
SX 4500 |
SX 5500 |
Логические элементы (LE)1 |
484 000 |
646 000 |
841 000 |
1 092 000 |
1 624 000 |
2 005 000 |
2 422 000 |
2 753 000 |
4 463 000 |
5 510 000 |
Адаптивные логические модули (ALM) |
164 160 |
218 880 |
284 960 |
370 080 |
550 540 |
679 680 |
821 150 |
933 120 |
1 512 820 |
1 867 680 |
ALM регистры |
656 640 |
875 520 |
1 139 840 |
1 480 320 |
2 202 160 |
2 718 720 |
3 284 600 |
3 732 480 |
6 051 280 |
7 470 720 |
Гипер-регистры архитектуры HyperFlexTM |
Миллионы гипер-регистров, распределенных по всей программируемой логической схеме FPGA |
Программируемые деревья синхронизации |
Сотни синтезируемых деревьев синхронизации |
Блоки памяти M20K |
2 196 |
2 583 |
3 477 |
4 401 |
5 851 |
6 501 |
9 963 |
11 721 |
7 033 |
7 033 |
Объем памяти M20K (Мбит) |
43 |
50 |
68 |
86 |
114 |
127 |
195 |
229 |
137 |
137 |
Объем памяти MLAB (Мбит) |
3 |
3 |
4 |
6 |
8 |
11 |
13 |
15 |
23 |
29 |
DSP-блоки переменной точности |
1 152 |
1 440 |
2 016 |
2 520 |
3 145 |
3 744 |
5 011 |
5 760 |
1 980 |
1 980 |
Умножители 18х19 |
2 304 |
2 880 |
4 032 |
5 040 |
6 290 |
7 488 |
10 022 |
11 520 |
3 960 |
3 960 |
Пиковая производительность вычислений с фиксированной точкой (TMACS)2 |
4.6 |
5.8 |
8.1 |
10.1 |
12.6 |
15.0 |
20.0 |
23.0 |
7.9 |
7.9 |
Пиковая производительность вычислений с плавающей точкой (TFLOPS)3 |
1.8 |
2.3 |
3.2 |
4.0 |
5.0 |
6.0 |
8.0 |
9.2 |
3.2 |
3.2 |
Система защиты и безопасности |
Алгоритм шифрования/аутентификации AES-256/SHA-256, физически неклонируемая функция (PUF), аутентификация загрузочного файла по ECDSA 256/384, защита от несанкционированного доситупа |
Аппаратно реализованная процессорная система (HPS) |
4-ядерный 64-битный процессор ARM® Cortex®-A53 с рабочей частотой до 1.5 ГГц, кэш-память L1 32 КБ (инструкций/данных), сопроцессор ARM® NeonTM, кэш-память L2 1 МБ, DMA-контроллер, блок управления системной памятью, блок контроля целостности данных в кеш-памяти, аппаратные контроллеры памяти, два контроллера USB 2.0, три контроллера Gigabit Ethernet, два UART, четыре SPI, пять I2C, семь таймеров общего назначения, четыре сторожевых таймера |
Линии ввода/вывода |
488 |
488 |
736 |
736 |
704 |
704 |
1 160 |
1 160 |
1 640 |
1 640 |
Пары LVDS линий (RX или TX) с пропускной способностью 1.6 Гбит/с |
240 |
240 |
360 |
360 |
336 |
336 |
576 |
576 |
816 |
816 |
Общее число дуплексных приемопередатчиков |
24 |
24 |
48 |
48 |
96 |
96 |
144 |
144 |
72 |
72 |
Дуплексные приемопередатчики GXT (до 30 Гбит/с) |
16 |
16 |
32 |
32 |
64 |
64 |
96 |
96 |
48 |
48 |
Дуплексные приемопередатчики GX (до 17.4 Гбит/с) |
8 |
8 |
16 |
16 |
32 |
32 |
48 |
48 |
24 |
24 |
Апаратные контроллеры PCI Express® (Gen3, x16) |
1 |
1 |
2 |
2 |
4 |
4 |
6 |
6 |
3 |
3 |
Поддерживаемые микросхемы памяти |
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys |
Примечания:
1. Число логических элементов актуально в сравнении с другими продуктами Altera и является относительным по сравнению с конкурирующими ПЛИС FPGA.
2. Производительность вычислений с фиксированной точкой подразумевает использование предварительного сумматора.
3. Производительность вычислений с плавающей точкой основана на стандарте IEEE 754 и формате одинарной точночти.
|
Варианты корпусов и набора линий ввода-вывода: линии ввода-вывода общего назначения / высоковольтные линии / пары LVDS линий / число приемопередатчиков |
Серия устройств |
SX 500 |
SX 650 |
SX 850 |
SX 1100 |
SX 1650 |
SX 2100 |
SX 2500 |
SX 2800 |
SX 4500 |
SX 5500 |
F1152 (35 мм х 35 мм, шаг выводов 1.0 мм) |
344/8/168/24 |
344/8/168/24 |
- |
- |
- |
- |
- |
- |
- |
- |
F1760 (42.5 мм х 42.5 мм, шаг выводов 1.0 мм) |
488/8/240/24 |
488/8/240/24 |
688/16/336/48 |
688/16/336/48 |
688/16/336/48 |
688/16/336/48 |
688/16/336/48 |
688/16/336/48 |
- |
- |
F2112 (47.5 мм х 47.5 мм, шаг выводов 1.0 мм) |
- |
- |
736/16/360/48 |
736/16/360/48 |
- |
- |
- |
- |
- |
- |
F2112 (47.5 мм х 47.5 мм, шаг выводов 1.0 мм) |
- |
- |
- |
- |
648/24/312/72 |
648/24/312/72 |
648/24/312/72 |
648/24/312/72 |
- |
- |
F2112 (47.5 мм х 47.5 мм, шаг выводов 1.0 мм) |
- |
- |
- |
- |
- |
- |
- |
- |
648/24/312/72 |
648/24/312/72 |
F2397 (50 мм х 50 мм, шаг выводов 1.0 мм) |
- |
- |
- |
- |
- |
- |
1160/8/576/24 |
1160/8/576/24 |
1256/8/624/24 |
1256/8/624/24 |
F2397 (50 мм х 50 мм, шаг выводов 1.0 мм) |
- |
- |
- |
- |
704/32/336/96 |
704/32/336/96 |
704/32/336/96 |
704/32/336/96 |
- |
- |
F2597 (52.5 мм х 52.5 мм, шаг выводов 1.0 мм) |
- |
- |
- |
- |
- |
- |
432/48/192/144 |
432/48/192/144 |
- |
- |
F2912 (55 мм х 55 мм, шаг выводов 1.0 мм) |
- |
- |
- |
- |
- |
- |
1160/8/576/24 |
1160/8/576/24 |
1640/8/816/24 |
1640/8/816/24 |
|