|
Поиск по сайту: |
|
По базе: |
 |
| Главная страница > Компоненты > Freescale | |||||||||
|
|
|||||||||||||||||
Семейства МК на базе Power PCАрхитектура микропроцессора PowerPC основывается на архитектуре POWER (Perfomance Optimization With Enhanced RISC - оптимизация производительности с расширенной RISC-архитектурой), первоначально предложенной фирмой IBM. Архитектура была переопределена фирмой Моторола для того, чтобы обеспечить более эффективные однокристальные решения. Процессоры PowerPC позволяют реализовать на их основе различные системы - от недорогих портативных устройств до мультипроцессорных суперкомпьютеров. Они стали основой RISC-ядра мощных высокопроизводительных микроконтроллеров и интегрированных процессоров семейств МРС 500 и МРС 800. Основными особенностями МК с ядрами PowerPC являются:
Ниже представлены семейства процессоров и контроллеров Motorola, основанных на RISC-архитектуре.
Семейство МРС500Первым МК Motorola, созданным на базе ядра PowerPC, является МРС505. Этот МК использует 32-битовую часть архитектуры PowerPC, которая обеспечивает 32-битовые эффективные адреса, 8-, 16-, 32-разрядные данные целого типа, а также 32- и 64-разрядные данные с плавающей точкой. Центральный процессор (RCPU) объединяет в себе четыре операционных блока: целочисленный блок (IU), блок загрузки/хранения (LSU), блок выполнения переходов (BPU), блок плавающей точки (FPU). RCPU способен выполнять за секунду одну последовательную команду (без переходов). К тому же, команды переходов вычисляются предварительно, когда это возможно, в нулевом временном цикле выполнения (это справедливо для многих команд переходов). Команды могут выполняться в том порядке, который позволяет повысить производительность. МРС505 включает 4 КБайта встроенной кэш-памяти, 4КБайта статического ОЗУ, блок системной интеграции с программируемыми выборками, а также встроенный отладчик. MPC505 имеет 32-битовые шины данных и адреса. MCU поддерживает 16-битовую и 32-битовую память, а также одиночную и пакетную передачу при доступе к памяти данных. Семейство МРС800В это семейство входят МК, содержащие RISC-ядро PowerPC с производительностью 53MIPS и коммуникационный сопроцессор, аналогичный используемому в КМК семейства 68300. В состав семейства входят КМК МРС860, МРС821 и МРС823. Структура МРС860 представлена ниже на рисунке. 32-разрядный процессор PowerPC содержит по 4К байт кэш-памяти данных и команд, а также модули управления памятью данных и команд. Новый модуль системной интеграции поддерживает все основные типы памяти, включая EDO DRAM и синхронную динамическую память и обладает крайней универсальностью за счет того, что позволяет пользователю формировать практически любую временную диаграмму обращения к памяти с помощью программируемого автомата состояний. Модуль системной интеграции содержит, кроме того, контроллер PCMCIA (master), синтезатор тактовой частоты, а также стандартные для SIM функции: системную защиту, обслуживание прерываний и часы реального времени. Коммуникационный процессор обладает, дополнительно к функциям CPM МС68360, возможностью программно обслуживать модемные протоколы до V.34 с помощью встроенного блока МАС (Multiply and Accumulate, умножение с накоплением). Добавлены также интерфейс I2C и два обслуживающих его канала ПДП. Версии МРС860 включают МРС860EN, поддерживающий до 4 каналов Ethernet одновременно, MPC860DC с сокращенным до 2 количеством SCC, MPC860DE c двумя каналами Ethernet, а также MPC860MH, обеспечивающий обработку 32 каналов HDLC плюс Ethernet. Коммуникационный контроллер МРС821 имеет структуру, схожую с МРС860, и отличается наличием контроллера ЖКИ дисплея с разрешением VGA 640х480 и 16 цветами (градациями серого), а также уменьшенным до 2 количеством каналов SCC. МРС823 также содержит контроллер ЖКИ с поддержкой видеовыхода на ЭЛТ, имеет один канал SCC и последовательный интерфейс USB (Universal Serial Bus).
 Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи |
|||||||||||||||||
