Архитектура микроконтроллера 8051

Память

Память программ и память данных у 8051 разнесены по разным адресным пространствам. Программа выполняется с адреса 0000h, а с 0003h через каждые 8 байтов идут векторы прерываний. Младшие 4 КБ памяти программ (у других кристаллов — 8 или 16 КБ) находятся на кристалле или во внешней ПЗУ — выбор делает вывод EA; внешнюю память программ кристалл читает по сигналу PSEN. Внешняя память данных до 64 КБ подключается по сигналам RD и WR, при этом порт P0 служит мультиплексированной шиной адреса и данных, а P2 выдаёт старший байт адреса.

Внутренняя память данных устроена так (руководство Intel, глава 1):

Бит 00h — младший бит байта 20h, бит 07h — старший, бит 08h — младший бит байта 21h и так далее до бита 7Fh в байте 2Fh. Указатель стека после сброса равен 07h, и стек растёт вверх — прямо в банк 1, поэтому SP обычно переносят выше области, которую занимают банки и битовые переменные.

Регистры специальных функций

Адреса — по таблице 1 главы 2 руководства Intel, значения после сброса — по её таблице 2; X — неопределённый бит. Регистры с адресами, оканчивающимися на 0 или 8 (P0, TCON, P1, SCON, P2, IE, P3, IP, T2CON, PSW, ACC, B), адресуются и побайтно, и побитно: SETB TR0 — это установка бита 4 регистра TCON. Конкретные кристаллы добавляют свои регистры в свободные адреса: например, у AT89S52 по адресу 8Eh находится AUXR.

Тактирование и сброс

Машинный цикл состоит из 6 состояний S1–S6, каждое длится два периода генератора — фазы 1 и 2. Весь цикл занимает 12 периодов, что при 12 МГц равно 1 мкс. Команды выполняются за 1, 2 или 4 машинных цикла. У AT89S52 вывод ALE в обычной работе выдаёт импульсы с частотой 1/6 частоты генератора, пропуская по одному импульсу при каждом обращении к внешней памяти данных.

Сброс происходит, если на выводе RST удерживается высокий уровень не меньше двух машинных циклов (24 периодов генератора) при работающем генераторе (руководство Intel, глава 3). После сброса PC = 0000h, порты переведены в единицы, SP = 07h, выбран банк регистров 0.

Порты ввода-вывода

Все четыре порта 8-битные и адресуются побитно. Порты P1, P2 и P3 имеют внутренние подтягивающие резисторы и называются квазидвунаправленными: записанная в защёлку единица отключает выходной ключ, вывод подтягивается к питанию, и внешняя схема может опустить его в ноль — так вывод работает входом. У порта P0 внутренних подтяжек нет, его выходы — с открытым стоком: единица переводит вывод в высокоимпедансное состояние, и для работы выходом нужен внешний резистор. Подтяжка P0 включается только тогда, когда он выдаёт адрес и данные внешней памяти.

Команды, которые читают порт, изменяют и записывают обратно, — ANL, ORL, XRL, CPL, INC, DEC, DJNZ, JBC, CLR и SETB бита порта, MOV бита порта из C — берут значение из защёлки, а не с вывода; уровень на самом выводе читают обычные MOV A, P1 и MOV C, P1.0.

Таймеры 0 и 1

Таймеры считают машинные циклы (режим таймера, C/T = 0) или спады на входах T0 и T1 (режим счётчика, C/T = 1). Режим задаёт регистр TMOD — младшая тетрада для Timer 0, старшая для Timer 1, в каждой биты GATE, C/T, M1 и M0:

При GATE = 0 таймер считает, пока установлен бит TRx в TCON; при GATE = 1 — пока TRx = 1 и на выводе INTx высокий уровень, что позволяет измерять длительность импульса. Типовые значения TMOD (таблицы 3–6 руководства Intel): 01h — Timer 0 в режиме 1, 02h — в режиме 2, 10h — Timer 1 в режиме 1, 20h — Timer 1 в режиме 2; для двух таймеров значения объединяют по ИЛИ, например 21h.

В режиме 1 таймер переполняется через (65 536 − TH:TL) машинных циклов, и начальное значение нужно перезагружать в обработчике. При 11,0592 МГц машинный цикл длится 12 / 11,0592 МГц ≈ 1,085 мкс, и для периода 10 мс нужно 9216 циклов: TH0:TL0 = 65 536 − 9216 = 56 320 = DC00h. Подобрать предделитель и значение регистра таймера для других микроконтроллеров поможет калькулятор таймера.

Регистр TCON содержит биты запуска TR0 и TR1, флаги переполнения TF0 и TF1, флаги внешних прерываний IE0 и IE1 и биты IT0 и IT1: 0 — прерывание по низкому уровню, 1 — по спаду. TF0, TF1, IE0 и IE1 (при срабатывании по спаду) сбрасываются аппаратно при переходе к обработчику.

Timer 2 (8052)

У 8052 и AT89S52 есть третий 16-битный таймер с регистром управления T2CON. Он работает в трёх режимах: 16-битная автоперезагрузка из RCAP2H:RCAP2L, 16-битный захват значения в RCAP2H:RCAP2L по спаду на входе T2EX и генератор скорости последовательного порта (биты RCLK и TCLK). Флаги TF2 и EXF2 вызывают одно прерывание с вектором 002Bh и сбрасываются программно.

Последовательный порт

Полнодуплексный UART управляется регистром SCON (биты SM0, SM1, SM2, REN, TB8, RB8, TI, RI), данные передаются и принимаются через SBUF:

В режимах 1 и 3 с Timer 1 в режиме 2:

где SMOD — старший бит PCON (регистр не адресуется по битам, бит ставят командой ORL PCON, #80h). При кварце 11,0592 МГц и TH1 = FDh получается ровно 9600 бод, с SMOD = 1 — 19 200. С частотой 12 МГц точных стандартных скоростей не получается, поэтому для UART и выбирают кварцы 11,0592 МГц. Значение TH1 и ошибку скорости для любого кварца считает калькулятор скорости UART в режиме 8051.

Флаги TI и RI устанавливаются аппаратно — TI в начале стоп-бита передачи, RI в середине стоп-бита приёма — и должны сбрасываться программой. Бит SM2 в режимах 2 и 3 включает режим многопроцессорного обмена: RI устанавливается только при девятом бите, равном 1.

Прерывания

Чтобы прерывание работало, нужно установить общий бит EA (IE.7) и бит конкретного источника, а обработчик разместить по его вектору. Бит в регистре IP переводит источник на высокий уровень приоритета: обработчик не может быть прерван запросом того же или более низкого уровня. При одновременных запросах одного уровня порядок задан аппаратно — в последовательности строк таблицы, от внешнего прерывания 0 к Timer 2.

В системе с одним прерыванием реакция занимает больше 3 и меньше 9 машинных циклов (руководство Intel, глава 3): запрос опрашивается в каждом цикле, вызов обработчика занимает 2 цикла, а задержку добавляют незавершённая команда — до 3 циклов для MUL и DIV — и запрет на переход к обработчику сразу после RETI или записи в IE и IP. Обработчик завершают командой RETI, а аккумулятор, PSW и используемые регистры сохраняют в стеке сами — аппаратно туда попадает только адрес возврата.

Режимы пониженного потребления

У КМОП-кристаллов — CHMOS-версий Intel с буквой C в названии, например 80C51BH, и у AT89S52 — регистр PCON содержит биты IDL и PD. В режиме Idle останавливается ядро, а ОЗУ и периферия продолжают работать; по руководству Intel, ток 80C51BH снижается примерно до 15 % от рабочего. Выходят из Idle по любому разрешённому прерыванию или сбросом. В режиме Power Down останавливается генератор, содержимое ОЗУ и регистров SFR сохраняется, ток 80C51BH — обычно меньше 10 мкА. У 80C51 выйти из Power Down можно только сбросом, а AT89S52 умеет просыпаться и по прерыванию. Если одновременно записать единицы в PD и IDL, приоритет у PD.

Пример инициализации

UART на 9600 бод и прерывание Timer 0 каждые 10 мс при кварце 11,0592 МГц:

        ORG  0000h
        LJMP MAIN
        ORG  000Bh          ; Timer 0 vector
        LJMP T0_ISR

        ORG  0030h
MAIN:   MOV  SP, #2Fh       ; stack above the banks and bit area
        MOV  TMOD, #21h     ; Timer 1 mode 2 (baud rate), Timer 0 mode 1
        MOV  TH1, #0FDh     ; 9600 baud at 11.0592 MHz, SMOD = 0
        MOV  SCON, #50h     ; UART mode 1, receiver enabled
        SETB TR1
        MOV  TH0, #0DCh     ; 65536 - 9216 = DC00h: 10 ms
        MOV  TL0, #00h
        SETB ET0
        SETB EA
        SETB TR0
LOOP:   SJMP LOOP

T0_ISR: MOV  TH0, #0DCh     ; reload for the next 10 ms
        MOV  TL0, #00h
        CPL  P1.0           ; toggle a pin, PSW is not touched
        RETI

Обработчик не меняет ни аккумулятор, ни флаги, поэтому ничего не сохраняет в стеке; если бы он использовал A или PSW, их пришлось бы сохранить командами PUSH ACC и PUSH PSW и восстановить в обратном порядке перед RETI.