Регистры SPI STM32F7

Регистры SPI1…SPI6 STM32F74x/F75x: ведущий и ведомый режимы, полярность и фаза, делитель скорости, размер кадра 4…16 бит, порог FIFO, CRC, флаги состояния и режим I2S.

Содержание

Регистры блока
Конструктор
SPI_CR1
SPI_CR2
SPI_SR
SPI_DR
SPI_CRCPR
SPI_RXCRCR
SPI_TXCRCR
SPI_I2SCFGR
SPI_I2SPR

SPI STM32F7 — с FIFO на 32 бита, как у STM32F3: размер кадра 4…16 бит задаёт поле DS регистра CR2, а бит FRXTH — порог флага RXNE (8 или 16 бит). Для 8-битных кадров обращайтесь к DR байтом (через указатель на uint8_t), иначе запись 16 бит отправит два кадра (RM0385, раздел 32.9).

I2S есть у SPI1, SPI2 и SPI3. SPI1, SPI4, SPI5 и SPI6 тактируются от APB2, SPI2 и SPI3 — от APB1.

Экземпляр	Базовый адрес	Есть у
SPI2	0x4000 3800	всех
SPI3	0x4000 3C00	всех
SPI1	0x4001 3000	всех
SPI4	0x4001 3400	всех
SPI5	0x4001 5000	всех
SPI6	0x4001 5400	всех

Регистры блока

Регистр	Смещение	Назначение	После сброса
SPI_CR1	0x00	Режим, скорость, CPOL и CPHA	0x0000
SPI_CR2	0x04	Размер кадра, прерывания и DMA	0x0700
SPI_SR	0x08	Флаги состояния и уровень FIFO	0x0002
SPI_DR	0x0C	Данные	0x0000
SPI_CRCPR	0x10	Полином CRC	0x0007
SPI_RXCRCR	0x14	CRC принятых данных	0x0000
SPI_TXCRCR	0x18	CRC переданных данных	0x0000
SPI_I2SCFGR	0x1C	Настройка I2S	0x0000
SPI_I2SPR	0x20	Делитель частоты I2S	0x0002

Конструктор значения

Выберите регистр и значения полей — конструктор покажет 32-битное значение и строку на C с макросами CMSIS. Поля, которые вы не меняете, берутся из значения после сброса.

РегистрЭкземпляр

BIDIMODE [15]Двунаправленный обмен по одной линии данныхBIDIOE [14]Направление в двунаправленном режиме: приём или передачаCRCEN [13]Аппаратный расчёт CRC; меняется при выключенном SPICRCNEXT [12]Следующей передаётся CRCCRCL [11]Длина CRC: 8 или 16 битRXONLY [10]Только приём в двухпроводном режимеSSM [9]Программное управление NSS: вместо вывода берётся бит SSISSI [8]Уровень NSS при программном управленииLSBFIRST [7]Порядок битов в кадреSPE [6]Включение SPIBR [5:3]Делитель частоты SCK от частоты шиныMSTR [2]Ведущий или ведомыйCPOL [1]Уровень SCK в паузеCPHA [0]Фронт SCK, по которому захватываются данные

Значение: 0x00000000

0000 0000 0000 0000 0000 0000 0000 0000

SPI2->CR1 = 0x00000000;

SPI_CR1 — режим, скорость, CPOL и CPHA

Смещение 0x00, 32 бит, после сброса 0x0000. В коде: SPI2->CR1.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BIDIMODE	BIDIOE	CRCEN	CRCNEXT	CRCL	RXONLY	SSM	SSI	LSBFIRST	SPE	BR			MSTR	CPOL	CPHA

BIDIMODE (бит 15) — Двунаправленный обмен по одной линии данных.
BIDIOE (бит 14) — Направление в двунаправленном режиме: приём или передача.
CRCEN (бит 13) — Аппаратный расчёт CRC; меняется при выключенном SPI.
CRCNEXT (бит 12) — Следующей передаётся CRC.
CRCL (бит 11) — Длина CRC: 8 или 16 бит.
RXONLY (бит 10) — Только приём в двухпроводном режиме.
SSM (бит 9) — Программное управление NSS: вместо вывода берётся бит SSI.
SSI (бит 8) — Уровень NSS при программном управлении.
LSBFIRST (бит 7) — Порядок битов в кадре.
SPE (бит 6) — Включение SPI.
BR (биты 5:3) — Делитель частоты SCK от частоты шины.
MSTR (бит 2) — Ведущий или ведомый.
CPOL (бит 1) — Уровень SCK в паузе.
CPHA (бит 0) — Фронт SCK, по которому захватываются данные.

SPI_CR2 — размер кадра, прерывания и DMA

Смещение 0x04, 32 бит, после сброса 0x0700. В коде: SPI2->CR2.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—	LDMATX	LDMARX	FRXTH	DS				TXEIE	RXNEIE	ERRIE	FRF	NSSP	SSOE	TXDMAEN	RXDMAEN

LDMATX (бит 14) — Нечётное число байт при передаче через DMA (пакеты по 8 бит).
LDMARX (бит 13) — Нечётное число байт при приёме через DMA.
FRXTH (бит 12) — Порог RXNE: 16 бит (половина FIFO) или 8 бит (четверть FIFO).
DS (биты 11:8) — Размер кадра: 4…16 бит (0011 — 4 бита, 0111 — 8, 1111 — 16).
TXEIE (бит 7) — Прерывание по флагу TXE.
RXNEIE (бит 6) — Прерывание по флагу RXNE.
ERRIE (бит 5) — Прерывание по ошибкам: CRCERR, OVR и MODF, в режиме I2S — UDR и OVR.
FRF (бит 4) — Формат кадра: Motorola или TI.
NSSP (бит 3) — Импульс NSS между кадрами (режим ведущего).
SSOE (бит 2) — Выход NSS у ведущего; с ним работа с другими ведущими невозможна.
TXDMAEN (бит 1) — Запрос DMA по флагу TXE.
RXDMAEN (бит 0) — Запрос DMA по флагу RXNE.

SPI_SR — флаги состояния и уровень FIFO

Смещение 0x08, 32 бит, после сброса 0x0002. В коде: SPI2->SR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—			FTLVL		FRLVL		FRE	BSY	OVR	MODF	CRCERR	UDR	CHSIDE	TXE	RXNE

FTLVL (биты 12:11) — Заполнение FIFO передатчика: пуст, 1/4, 1/2, полон.
FRLVL (биты 10:9) — Заполнение FIFO приёмника: пуст, 1/4, 1/2, полон.
FRE (бит 8) — Ошибка формата кадра TI.
BSY (бит 7) — Занят: идёт обмен или буфер передачи не пуст.
OVR (бит 6) — Переполнение: принятые данные не прочитаны вовремя.
MODF (бит 5) — Ошибка режима: у ведущего низкий уровень NSS.
CRCERR (бит 4) — Ошибка CRC; сбрасывается записью 0.
UDR (бит 3) — Опустошение в режиме I2S: данные для передачи не записаны вовремя.
CHSIDE (бит 2) — Канал I2S текущих данных: левый или правый.
TXE (бит 1) — Буфер передачи пуст.
RXNE (бит 0) — Буфер приёма не пуст.

SPI_DR — данные

Смещение 0x0C, 32 бит, после сброса 0x0000. В коде: SPI2->DR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DR

DR (биты 15:0) — Данные: запись — в FIFO передатчика, чтение — из FIFO приёмника.

SPI_CRCPR — полином CRC

Смещение 0x10, 32 бит, после сброса 0x0007. В коде: SPI2->CRCPR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CRCPOLY

CRCPOLY (биты 15:0) — Полином CRC; после сброса 0x0007.

SPI_RXCRCR — cRC принятых данных

Смещение 0x14, 32 бит, после сброса 0x0000. В коде: SPI2->RXCRCR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXCRC

RXCRC (биты 15:0) — CRC, вычисленная по принятым данным.

SPI_TXCRCR — cRC переданных данных

Смещение 0x18, 32 бит, после сброса 0x0000. В коде: SPI2->TXCRCR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXCRC

TXCRC (биты 15:0) — CRC, вычисленная по переданным данным.

SPI_I2SCFGR — настройка I2S

Смещение 0x1C, 32 бит, после сброса 0x0000. В коде: SPI2->I2SCFGR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—			ASTRTEN	I2SMOD	I2SE	I2SCFG		PCMSYNC	—	I2SSTD		CKPOL	DATLEN		CHLEN

ASTRTEN (бит 12) — Асинхронный запуск I2S ведомого без ожидания нужного уровня WS.
I2SMOD (бит 11) — Режим блока: SPI или I2S.
I2SE (бит 10) — Включение I2S.
I2SCFG (биты 9:8) — Роль и направление I2S.
PCMSYNC (бит 7) — Синхронизация кадра в стандарте PCM.
I2SSTD (биты 5:4) — Стандарт протокола I2S.
CKPOL (бит 3) — Уровень тактового сигнала I2S в паузе.
DATLEN (биты 2:1) — Длина данных.
CHLEN (бит 0) — Длина канала; действует только при 16-битных данных.

SPI_I2SPR — делитель частоты I2S

Смещение 0x20, 32 бит, после сброса 0x0002. В коде: SPI2->I2SPR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—						MCKOE	ODD	I2SDIV

MCKOE (бит 9) — Выход опорной частоты MCK у ведущего.
ODD (бит 8) — Нечётный делитель: 2 × I2SDIV + 1.
I2SDIV (биты 7:0) — Линейный делитель частоты I2S.

Частые вопросы

Почему SPI STM32F7 передаёт два байта вместо одного?

Запись в DR 16-битным словом при DS = 8 бит кладёт в FIFO два кадра. Пишите байт: *(volatile uint8_t *)&SPI1->DR = data; и установите FRXTH = 1, чтобы RXNE появлялся после каждого принятого байта.

Источники

STMicroelectronics. RM0385: Reference manual (Rev 9) — раздел 32.9: описание регистров, назначение полей и значения после сброса
STMicroelectronics. cmsis-device-f7 v1.2.10: заголовки CMSIS stm32f745xx.h, stm32f746xx.h, stm32f750xx.h, stm32f756xx.h — структуры периферии, смещения, адреса экземпляров и макросы полей; лицензия Apache-2.0

Нашли ошибку в регистрах?