Регистры IWDG STM32L1

Регистры IWDG STM32L1: ключи запуска, обслуживания и доступа, предделитель частоты LSI, значение перезагрузки и флаги обновления регистров.

Содержание

Регистры блока
Конструктор
IWDG_KR
IWDG_PR
IWDG_RLR
IWDG_SR

IWDG тактируется от LSI около 37 кГц и не зависит от тактирования ядра. Запуск — запись 0xCCCC в KR, обслуживание — 0xAAAA, доступ к PR и RLR — 0x5555. Тайм-аут = 4 × 2^PR × (RL + 1) / fLSI; окна, как у STM32L0 и STM32F0, у IWDG STM32L1 нет (RM0038, раздел 21.4).

Экземпляр	Базовый адрес	Есть у
IWDG	0x4000 3000	всех

Регистры блока

Регистр	Смещение	Назначение	После сброса
IWDG_KR	0x00	Ключевой регистр: запуск, обслуживание, доступ	0x0000 0000 (сбрасывается в режиме Standby)
IWDG_PR	0x04	Предделитель	0x0000 0000
IWDG_RLR	0x08	Значение перезагрузки	0x0000 0FFF (сбрасывается в режиме Standby)
IWDG_SR	0x0C	Флаги обновления PR и RLR	0x0000 0000 (не сбрасывается в режиме Standby)

Конструктор значения

Выберите регистр и значения полей — конструктор покажет 32-битное значение и строку на C с макросами CMSIS. Поля, которые вы не меняете, берутся из значения после сброса.

Регистр

KEY [15:0]Ключ: 0xCCCC — запуск, 0xAAAA — обслуживание, 0x5555 — доступ к PR и RLR

Значение: 0x00000000

0000 0000 0000 0000 0000 0000 0000 0000

IWDG->KR = 0x00000000;

IWDG_KR — ключевой регистр: запуск, обслуживание, доступ

Смещение 0x00, адрес 0x4000 3000, 32 бит, после сброса 0x0000 0000 (сбрасывается в режиме Standby). В коде: IWDG->KR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY

KEY (биты 15:0) — Ключ: 0xCCCC — запуск, 0xAAAA — обслуживание, 0x5555 — доступ к PR и RLR.

IWDG_PR — предделитель

Смещение 0x04, адрес 0x4000 3004, 32 бит, после сброса 0x0000 0000. В коде: IWDG->PR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—													PR

PR (биты 2:0) — Предделитель частоты LSI.

PR	Значение
000	Деление на 4
001	Деление на 8
010	Деление на 16
011	Деление на 32
100	Деление на 64
101	Деление на 128
110	Деление на 256
111	Деление на 256

IWDG_RLR — значение перезагрузки

Смещение 0x08, адрес 0x4000 3008, 32 бит, после сброса 0x0000 0FFF (сбрасывается в режиме Standby). В коде: IWDG->RLR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—				RL

RL (биты 11:0) — Значение, которым перезагружается счётчик при записи 0xAAAA.

IWDG_SR — флаги обновления PR и RLR

Смещение 0x0C, адрес 0x4000 300C, 32 бит, после сброса 0x0000 0000 (не сбрасывается в режиме Standby). В коде: IWDG->SR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—														RVU	PVU

RVU (бит 1) — Идёт перенос нового значения RLR.
PVU (бит 0) — Идёт перенос нового значения PR.

Частые вопросы

Как задать тайм-аут около 1 с на STM32L1?

При LSI 37 кГц: PR = 3 (делитель 32) — такт около 1156 Гц, RL = 1155. Из-за разброса частоты LSI берите запас.

Источники

STMicroelectronics. RM0038: Reference manual (Rev 18) — раздел 21.4: описание регистров, назначение полей и значения после сброса
STMicroelectronics. cmsis-device-l1 v2.3.4: заголовки CMSIS stm32l100xb.h, stm32l100xba.h, stm32l100xc.h, stm32l151xb.h, stm32l151xba.h, stm32l151xc.h, stm32l151xca.h, stm32l151xd.h, stm32l151xdx.h, stm32l151xe.h, stm32l152xb.h, stm32l152xba.h, stm32l152xc.h, stm32l152xca.h, stm32l152xd.h, stm32l152xdx.h, stm32l152xe.h, stm32l162xc.h, stm32l162xca.h, stm32l162xd.h, stm32l162xdx.h, stm32l162xe.h — структуры периферии, смещения, адреса экземпляров и макросы полей; лицензия Apache-2.0

Нашли ошибку в регистрах? ·