DP83848 — микросхема физического уровня Ethernet Texas Instruments

DP83848 — PHY семейства PHYTER от Texas Instruments: физический уровень Ethernet 10/100 Мбит/с для микроконтроллеров и процессоров со встроенным MAC. Он умеет и MII, и RMII, сам выдаёт такт для MAC и держит температуру до 125 °C в старшем исполнении. Разбираем по даташиту TI выводы, страпы, требования к такту и обвязку линии.

Обновлено 23 октября 2026 г.Редакция GAW

Содержание

Выводы
Страпы
Параметры
Типичная схема
Аналоги

DP83848 (Texas Instruments) — PHY Ethernet 10BASE-T/100BASE-TX. С MAC он соединяется по MII (16 сигналов) или RMII (7 сигналов) и шине управления MDC/MDIO, со стороны кабеля — через трансформатор с витой парой. По сравнению с LAN8720A у него больше выводов и функций: оба интерфейса MAC, вывод такта для MAC, программируемые светодиоды, JTAG в исполнениях I, VYB, YB. Как подключить PHY к STM32 и ESP32, развести пары и выбрать источник такта — в статье «Ethernet для микроконтроллера».

Коротко

Сеть — 10 и 100 Мбит/с, автосогласование, Auto-MDIX; по даташиту работа без ошибок на кабеле до 150 м.
Интерфейс с MAC — MII, RMII или 10-мегабитный SNI по страпам; MDC до 25 МГц.
Такт — кварц или генератор 25 МГц в MII, только генератор 50 МГц в RMII; на CLK_OUT — 25 или 50 МГц для MAC.
Питание — 3,3 В ± 0,3 В; меньше 270 мВт тип., рассеяние по рабочим режимам до 267 мВт.
Корпус — LQFP-48 (C, I) или HLQFP-48 (VYB, YB), 7 × 7 мм.

Выводы

Корпус четырёхсторонний, поэтому — таблица по разд. 4.2 даташита. Вывод 49 — площадка GNDPAD на дне корпуса HLQFP. Страп-выводы помечены: их уровень защёлкивается при аппаратном сбросе, а затем вывод работает по основному назначению.

Вывод	Обозначение	Назначение
1	TX_CLK	такт передачи MII (25 или 2,5 МГц); в RMII не используется
2	TX_EN	разрешение передачи
3, 4	TXD_0, TXD_1	данные передачи (MII и RMII)
5	TXD_2	данные передачи MII
6	TXD_3 / SNI_MODE	данные передачи MII; страп режима SNI
7	PWR_DOWN / INT	вход выключения (активный низкий) или выход прерывания с открытым стоком
8–12	TCK, TDO, TMS, TRST#, TDI	JTAG у исполнений I, VYB, YB; у DP83848C не подключать
13, 14	RD−, RD+	приёмная пара (при Auto-MDIX может стать передающей)
16, 17	TD−, TD+	передающая пара; обе пары требуют смещения 3,3 В
15, 19	AGND	аналоговая земля
18, 37	PFBIN1, PFBIN2	питание от PFBOUT, по 0,1 мкФ у каждого вывода
20, 21	RESERVED	подтянуть к AVDD33 через 2,2 кОм
22	AVDD33	аналоговое питание 3,3 В
23	PFBOUT	выход внутреннего питания: 10 мкФ и 0,1 мкФ параллельно, соединить с PFBIN1 и PFBIN2
24	RBIAS	резистор 4,87 кОм 1 % на землю
25	CLK_OUT	выход такта: 25 МГц в MII, 50 МГц в RMII
26	LED_ACT/COL / AN_EN	светодиод активности или коллизий; страп автосогласования
27	LED_SPEED / AN1	светодиод 100 Мбит/с; страп режима
28	LED_LINK / AN0	светодиод связи; страп режима
29	RESET_N	сброс, активный низкий, не короче 1 мкс
30	MDIO	данные шины управления; нужна внешняя подтяжка 1,5 кОм
31	MDC	такт шины управления, до 25 МГц
32, 48	IOVDD33	питание ввода-вывода 3,3 В
33	X2	выход кварца 25 МГц; при генераторе не подключать
34	X1	кварц или генератор 25 МГц (MII), генератор 50 МГц (RMII)
35, 47	IOGND	земля ввода-вывода
36	DGND	цифровая земля
38	RX_CLK	такт приёма MII; в RMII не используется
39	RX_DV / MII_MODE	данные приёма действительны; страп MII или RMII
40	CRS/CRS_DV / LED_CFG	несущая (в RMII — CRS_DV); страп режима светодиодов
41	RX_ER / MDIX_EN	ошибка приёма; страп Auto-MDIX
42	COL / PHYAD0	коллизия; младший бит адреса
43–46	RXD_0–RXD_3 / PHYAD1–PHYAD4	данные приёма; старшие биты адреса

В разд. 4.12 даташита питание IOVDD33 указано на выводах 32 и 38, а в разд. 7.2.1.3 для цепи PFB названы выводы 31 и 54, которых в этой роли нет, — это опечатки документа; правильная нумерация для LQFP-48 — в таблице разд. 4.2, по ней составлена таблица выше.

Страпы

Страп меняют внешним резистором 2,2 кОм к питанию или к земле; напрямую к питанию или земле выводы не подключают — после сброса это выходы (разд. 4.9). Значения по умолчанию задают внутренние подтяжки.

Страп	Вывод	По умолчанию	Что задаёт
MII_MODE, SNI_MODE	39, 6	0, 0 — MII	1 и 0 — RMII, 1 и 1 — SNI 10 Мбит/с
PHYAD[4:0]	46–43, 42	00001 (0x01)	адрес на шине MDIO, 0 — режим изоляции
AN_EN, AN1, AN0	26, 27, 28	111 — автосогласование всех режимов	AN_EN = 0 — фиксированный режим: 000 и 001 — 10 Мбит/с полу- и полный дуплекс, 010 и 011 — 100 Мбит/с
MDIX_EN	41	1 — Auto-MDIX включён	подтяжка вниз выключает Auto-MDIX
LED_CFG	40	1 — режим светодиодов 1	0 — режим 2: связь и активность на одном светодиоде

Параметры

Параметр	Значение	Где в даташите
Питание	3,3 В ± 0,3 В	разд. 5.3
Рассеиваемая мощность	до 267 мВт	разд. 5.3
Ток Idd100 / Idd10	81 мА / 92 мА, тип.	разд. 5.5
Ток в режиме выключения	14 мА, тип.	разд. 5.5
Входные уровни	высокий от 2,0 В, низкий до 0,8 В	разд. 5.5
Выход при ±4 мА	низкий до 0,4 В, высокий от VCC − 0,5 В	разд. 5.5
Размах передатчика 100 Мбит/с	0,95–1–1,05 В (мин.–тип.–макс.)	разд. 5.5
Размах передатчика 10 Мбит/с	2,2–2,5–2,8 В	разд. 5.5
Такт X1	25 или 50 МГц ±50 ppm, скважность 40–60 %	разд. 4.5, табл. 7-1, 7-2

Обе строки тока, Idd100 и Idd10, в таблице TI подписаны «100BASE-TX, полный дуплекс»; по обозначению вторая относится к 10 Мбит/с. Наш расчёт: 81 мА × 3,3 В = 267 мВт — это и есть предел рассеяния из разд. 5.3 и «меньше 270 мВт» с первой страницы. Ток Idd10 больше, но в режиме 10 Мбит/с часть его рассеивается не в микросхеме, а в резисторах 49,9 Ом и трансформаторе линии (наш вывод).

Предельные режимы (разд. 5.1): питание −0,5…4,2 В, входы и выходы −0,5…VCC + 0,5 В, кристалл до 121,5 °C (это ниже 125 °C окружающей среды, заявленных для исполнения YB, — противоречие самого даташита, уточняйте у TI), хранение −65…+150 °C; стойкость к разряду ±4000 В по модели человеческого тела, ±1000 В по модели заряженного устройства.

Типичная схема

Линия к разъёму по рис. 7-2: на каждую пару по два резистора 49,9 Ом 1 % от выводов к питанию с конденсатором 0,1 мкФ, средние точки обмоток трансформатора со стороны PHY подтянуты к питанию с конденсаторами 0,1 мкФ рядом, трансформатор 1:1 (TI приводит Pulse H1102, H2019 и разъёмы J0011D21 со встроенным трансформатором). Резисторы и конденсаторы ставят у выводов микросхемы. Дальше — правила AN-1469: пары 100 Ом, без отводов и переходных отверстий, линии MII/RMII короче 6 дюймов, плата не меньше чем из четырёх слоёв. Подробно — в статье «Ethernet для микроконтроллера», контакты разъёма — на странице RJ-45.

Для STM32F4 в режиме RMII возможна такая связка: генератор 50 МГц на X1, выход CLK_OUT к выводу RMII_REF_CLK микроконтроллера и страп MII_MODE, подтянутый вверх; линии и регистры блока ETH — на странице STM32F4.

Аналоги

TI в даташите прямых замен не называет. В том же классе — Microchip LAN8720A: только RMII, корпус QFN-24 и возможность получить 50 МГц из кварца 25 МГц. Страпы, адрес по умолчанию, обвязка и разводка у них разные, поэтому замена одной микросхемы на другую — это переразводка платы.

Частые вопросы

Можно ли подключить к DP83848 кварц 50 МГц для RMII?

Нет. В режиме RMII на вывод X1 нужен генератор 50 МГц с КМОП-выходом и точностью ±50 ppm — кварц 50 МГц TI прямо называет неподдерживаемым. Кварц допускается только 25 МГц и только в режиме MII. Удобно, что в RMII вывод CLK_OUT выдаёт те же 50 МГц, и ими можно тактировать MAC без второго генератора.

Как перевести DP83848 в режим RMII?

Страпом MII_MODE на выводе RX_DV: без внешних резисторов внутренняя подтяжка вниз оставляет MII, а подтяжка вверх через 2,2 кОм при SNI_MODE = 0 (вывод TXD_3) включает RMII. Уровни страпов защёлкиваются при аппаратном сбросе, поэтому менять их после старта бесполезно.

Какой адрес у DP83848 на шине MDIO?

Его задают пять страпов PHYAD[4:0] на выводах COL и RXD_0–RXD_3. По умолчанию — 00001, то есть 0x01: PHYAD0 подтянут вверх, остальные вниз. Адрес 0, заданный страпом, переводит PHY в режим изоляции от MII; запись нуля в регистр адреса изоляцию не включает — её можно включить битом 10 регистра BMCR.

Чем отличаются DP83848C, DP83848I, DP83848VYB и DP83848YB?

Диапазоном температур (табл. 3-1): C — 0…70 °C, I — −40…+85 °C, VYB — −40…+105 °C, YB — −40…+125 °C. C и I выпускаются в LQFP-48, VYB и YB — в HLQFP-48 с теплоотводящей площадкой. У DP83848C нет JTAG: выводы 8–12 оставляют свободными.

Источники

Texas Instruments. DP83848C/I/VYB/YB PHYTER QFP Single Port 10/100 Mb/s Ethernet Physical Layer Transceiver (SNLS266E, March 2015) — разд. 1 — возможности, корпуса; табл. 3-1 — исполнения по температуре; разд. 4.2 — нумерация выводов; разд. 4.3–4.12 — назначение выводов и страпов (MII_MODE, SNI_MODE, PHYAD, AN_EN, AN1, AN0, LED_CFG, MDIX_EN), RBIAS 4,87 кОм, PFBOUT; разд. 5.1–5.5 — предельные и рабочие режимы, постоянные характеристики, токи Idd100, Idd10 и в режиме выключения; разд. 6.4 — RMII, генератор 50 МГц; табл. 6-2 — режимы светодиодов; разд. 7.2 — схема витой пары, требования к генераторам и кварцу
Texas Instruments. AN-1469 PHYTER Design & Layout Guide (SNLA079D, 2013) — разд. 2 — разводка линии, 100 Ом, цепь Боба Смита; разд. 5 — длина и согласование линий MII/RMII; разд. 6 — такт; разд. 7 — страпы через 2,2 кОм, внутренние резисторы 10–20 кОм; разд. 8 — не меньше четырёх слоёв

Нашли ошибку?