LAN8720A — микросхема физического уровня Ethernet с интерфейсом RMII

Выводы

Корпус QFN-24 с выводами на четырёх сторонах, поэтому — таблица. Нумерация по табл. 2-8 даташита; площадка на дне корпуса — общий провод VSS, её соединяют с полигоном земли массивом переходных отверстий.

Страп-выводы защёлкиваются при включении питания и по фронту nRST (разд. 3.7). Режим MODE[2:0]: 111 — автосогласование всех режимов (по умолчанию, внутренние подтяжки вверх), 000 и 001 — 10 Мбит/с полудуплекс и дуплекс, 010 и 011 — 100 Мбит/с полудуплекс и дуплекс (без автосогласования), 100 — автосогласование с объявлением только 100 Мбит/с полудуплекса, 101 — режим повторителя, 110 — включение в режиме выключения. Внешние подтяжки делают к VDDIO, а REGOFF и nINTSEL — к VDD2A. Полярность светодиода на выводе со страпом зависит от уровня страпа, поэтому схему светодиода рисуют с учётом выбранного режима.

Параметры

Рабочие режимы (разд. 5.2):

Требования к такту и шине управления (табл. 5-12, 5-13): REF_CLK 50 МГц, уход не больше ±50 ppm, скважность 40–60 %, джиттер до 150 пс от пика до пика; кварц или генератор 25 МГц ±50 ppm в режиме REF_CLK Out; период MDC не меньше 400 нс. Сброс nRST — не короче 100 мкс; после того как питание достигло 80 %, сброс снимают не раньше чем через 25 мс; страп должен установиться за 200 нс до снятия сброса (табл. 5-9).

Потребление самой микросхемы (табл. 5-2, режим REF_CLK In). По разд. 5.4 токи измерены при номинальном питании — VDDIO, VDD1A, VDD2A = 3,3 В и VDDCR = 1,2 В; мощность в столбцах «Тип.» и «Макс.» соответствует питанию 3,3 В со встроенным стабилизатором, а мощность в столбце «Мин.» по прим. 5-8 посчитана для самого экономичного варианта — VDDIO = 1,8 В и внешний стабилизатор 1,2 В:

В эти цифры не входит ток через трансформатор: по прим. 5-7 это около 41 мА в режиме 100BASE-TX и 100 мА в 10BASE-T, при питании трансформатора и 2,5, и 3,3 В. В режиме REF_CLK Out ток ввода-вывода больше — 5,8 мА вместо 0,5 мА (тип., табл. 5-3), потому что вывод REFCLKO раскачивает линию 50 МГц.

Предельные режимы (разд. 5.1): питание VDDIO, VDD1A, VDD2A −0,5…+3,6 В, ядро −0,5…+1,5 В, XTAL1/CLKIN до 3,6 В, XTAL2 до 2,5 В; стойкость по IEC 61000-4-2 ±8 кВ контактным и ±15 кВ воздушным разрядом (испытания сторонней лаборатории). Цифровые выводы допускают 3,6 В, к 5-вольтовой логике их не подключают: Microchip прямо пишет, что выводы не рассчитаны на 5 В, если не оговорено иное. Тепловое сопротивление кристалл — воздух — 58 °C/Вт без обдува (плата 2S2P).

Типичная схема

По рис. 3-18 даташита и разд. 3.9: резистор 12,1 кОм 1 % на RBIAS; по два резистора 49,9 Ом на каждую пару с подключением к питанию и конденсаторами 0,1 мкФ; трансформатор 1:1 со средней точкой; со стороны кабеля — цепь Боба Смита из резисторов 75 Ом и конденсатора 1000 пФ на 3 кВ. Источник такта — генератор 50 МГц, общий с MAC, или кварц 25 МГц и режим REF_CLK Out.

У ESP32 вход внешнего такта RMII возможен только на GPIO0, а это страп-вывод загрузки: источник 50 МГц на время старта отключают, например удерживая PHY в сбросе. Выдавать такт с ESP32 при работающих Wi-Fi или Bluetooth Espressif не рекомендует. Подробности для ESP32 и STM32 — в статье «Ethernet для микроконтроллера», выводы и страпы ESP32 — на странице ESP32.

Аналоги

Microchip в даташите замен не называет. В том же классе — DP83848 (TI): PHY 10/100 с MII и RMII, но в корпусе на 48 выводов, с другими страпами и без режима, в котором PHY сам делает 50 МГц из кварца 25 МГц. Базовые регистры PHY стандартизованы IEEE 802.3, поэтому простые драйверы (например, универсальный драйвер PHY в ESP-IDF) работают с разными микросхемами, но страпы, такт и обвязку переносить с одной на другую нельзя.