Перейти к содержанию

74HC138 — дешифратор 3 на 8

74HC138 превращает трёхразрядный двоичный код в один из восьми выходов: выбранный выход опускается в ноль, остальные стоят в единице. Три входа разрешения позволяют собирать дешифраторы на 16, 24 и 32 выхода и использовать микросхему как демультиплексор. Разбираем по даташитам TI и onsemi.

Обновлено Редакция GAW

Содержание

74HC138 — дешифратор «3 на 8»: трёхразрядный двоичный код на входах A, B и C выбирает один из восьми выходов Y0–Y7. Выходы активные низким — выбранный выход опускается в ноль, остальные остаются в единице. Три входа разрешения — один активный высоким и два активных низким — по TI позволяют каскадировать микросхемы без лишних логических элементов, а один из них можно использовать как вход данных, и тогда микросхема работает как демультиплексор. Основы двоичной логики — в статье «Цифровая логика».

Распиновка

74HC138, вид сверху: 1 A, 2 B, 3 C, 4 G2A, 5 G2B, 6 G1, 7 Y7, 8 GND, 9 Y6, 10 Y5, 11 Y4, 12 Y3, 13 Y2, 14 Y1, 15 Y0, 16 VCC74HC1381A2B3C4G2A5G2B6G17Y78GND9Y610Y511Y412Y313Y214Y115Y016VCCвид сверху
74HC138 в корпусе DIP-16 и SOIC-16, вид сверху
ВыводНазначение
A, B, C (1–3)входы выбора: A — младший разряд, C — старший
G2A, G2B (4, 5)разрешение, активное низким
G1 (6)разрешение, активное высоким
Y0–Y7 (15–9, 7)выходы, активные низким

В даташите onsemi те же входы называются A0–A2 (адрес) и CS1–CS3 (выбор кристалла); onsemi указывает, что цоколёвка совпадает с классическим 74LS138.

Таблица истинности

По даташиту TI (1 — высокий уровень, 0 — низкий):

G1G2AG2BCBAВыход в нуле
0любойлюбойлюбойлюбойлюбойнет — все в единице
любой1любойлюбойлюбойлюбойнет — все в единице
любойлюбой1любойлюбойлюбойнет — все в единице
100000Y0
100001Y1
100010Y2
100011Y3
100100Y4
100101Y5
100110Y6
100111Y7

Параметры

По даташиту TI при 25 °C, если не указано иное:

ПараметрЗначение
Питание2–6 В (HCT-версия onsemi — 4,5–5,5 В для входов ТТЛ)
Ток покоя при 6 Вдо 8 мкА, во всём диапазоне температур — до 80 мкА
Выход±4 мА при 5 В, 10 нагрузок LSTTL
Входной токдо 1 мкА
Задержка от A, B, C до выхода при 4,5 В18 нс типично, до 36 нс
Задержка от разрешения до выхода при 4,5 В18 нс типично, до 31 нс

Каскад и демультиплексор

Три входа разрешения заменяют внешние элементы при наращивании. По TI из 74HC138 без инверторов собирается дешифратор на 24 выхода, а на 32 нужен всего один инвертор. Для 16 выходов берут две микросхемы: младшие три разряда адреса — на A, B, C обеих, а четвёртый — на G2A первой и G1 второй.

В режиме демультиплексора, как описывает onsemi, адресные входы выбирают нужный выход, один из входов выбора служит входом данных, а остальные удерживают в активном состоянии: сигнал появляется на выбранном выходе. Исходное назначение микросхемы по TI — быстрые дешифраторы адреса памяти: задержка дешифратора вместе со временем разрешения памяти обычно меньше времени доступа к ней.

Входы 74HC138 рассчитаны на уровни КМОП. По onsemi к выходам LSTTL их подключают через подтягивающие резисторы, а версия HCT принимает уровни ТТЛ напрямую и служит преобразователем уровней от ТТЛ и NMOS.

Сканирование матрицы

TI приводит пример: 74HC138 выбирает столбец светодиодной матрицы, а 74HC595 выдаёт строки. Дешифратор гарантирует, что в каждый момент в ноль опущен только один выход, — включён ровно один столбец. Так устроена динамическая индикация: столбцы перебирают быстрее, чем замечает глаз. Ток одного выхода ограничен ±4 мА, поэтому для яркой матрицы между дешифратором и столбцами ставят транзисторные ключи. TI предупреждает, что у КМОП-выходов симметричный сильный каскад: при конфликте на шине ток превысит допустимый, а подтягивать выходы выше VCC или ниже GND нельзя. Другие микросхемы — в разделе «Логика», чтение входов — в карточке 74HC165.

Частые вопросы

Какая распиновка у 74HC138?

По даташиту TI в корпусах DIP-16 и SOIC-16: 1, 2, 3 — входы выбора A, B, C (A — младший разряд), 4 и 5 — входы разрешения G2A и G2B, активные низким, 6 — вход разрешения G1, активный высоким, 7 — выход Y7, 8 — GND, 9–15 — выходы Y6…Y0, 16 — VCC. В даташите onsemi те же входы называются A0–A2 и CS1–CS3.

Почему на выходе 74HC138 все единицы?

Скорее всего, не выполнено условие разрешения. Выбранный выход опускается в ноль только когда G1 в единице, а G2A и G2B — в нуле; если хотя бы один вход разрешения неактивен, по таблице истинности TI все восемь выходов стоят в единице. Часто забывают подключить G1 к питанию.

Как сделать дешифратор на 16 или 32 выхода?

Каскадом через входы разрешения. По TI из нескольких 74HC138 без внешних инверторов собирается дешифратор на 24 выхода, а на 32 нужен один инвертор. Для 16 выходов хватает двух микросхем: старший разряд адреса подают на G2A первой и на G1 второй, и в каждый момент работает только одна из них.

Можно ли напрямую зажигать светодиоды выходами 74HC138?

Выходы активные низким и по TI отдают и принимают до ±4 мА при 5 В, поэтому один выход может принимать ток небольшого светодиода через резистор. TI показывает 74HC138 как переключатель столбцов светодиодной матрицы вместе с 74HC595: дешифратор гарантирует, что в каждый момент в ноль опущен только один выход. Для яркой матрицы нужны транзисторные ключи.

Источники

  1. Texas Instruments. SNx4HC138 3-Line To 8-Line Decoders/Demultiplexers (SCLS107G, revised October 2021) — разд. 1 — 2–6 В, 10 нагрузок LSTTL, ток покоя до 80 мкА, задержка 15 нс типично, входной ток до 1 мкА; назначение — быстрые дешифраторы памяти и передача данных, выход ±4 мА при 5 В, выходы активные низким; табл. Pin Functions — выводы; разд. 6.6 и 6.7 — ток покоя при 6 В до 8 мкА при 25 °C и до 80 мкА во всём диапазоне температур; разд. 6.9 — задержка от A, B, C до выхода 18 нс типично и 36 нс наибольшая при 4,5 В, от разрешения — 18 и 31 нс; разд. 8.1 — дешифратор на 24 выхода без инверторов, на 32 — с одним инвертором, вход разрешения как вход данных демультиплексора; табл. 8-1 — таблица истинности; разд. 9 — сканирование столбцов светодиодной матрицы вместе с SN74HC595, избегать конфликта на шине, выходы не подтягивать выше VCC и ниже GND
  2. onsemi. MC74HC138A, MC74HCT138A: 1-of-8 Decoder/Demultiplexer (MC74HC138A/D, Rev. 14, March 2024) — трёхразрядный адрес в один из восьми выходов, активных низким; три входа выбора кристалла — два активных низким и один высоким — для демультиплексирования, каскада и выбора микросхемы; HC 2–6 В, HCT 4,5–5,5 В для входов ТТЛ; цоколёвка как у LS138; входы HC совместимы с выходами LSTTL через подтягивающие резисторы; демультиплексор — один вход выбора служит входом данных, остальные удерживаются активными; исполнения -Q по AEC-Q100

Нашли ошибку?

Смотрите также