Перейти к содержанию

74HC74 — два D-триггера с асинхронными установкой и сбросом

74HC74 — два независимых D-триггера, срабатывающих по фронту такта, с асинхронными входами установки PRE и сброса CLR у каждого. Это базовый элемент для деления частоты на 2 и 4, для кнопки с фиксацией, синхронизации внешнего сигнала с тактом и формирования одиночных импульсов. Разбираем по даташиту TI выводы, таблицу состояний, тайминги — установку, удержание, длительность импульсов, — выходные токи и ошибки в самой документации.

Обновлено Редакция GAW

74HC74 (у TI — SN74HC74) содержит два независимых D-триггера, срабатывающих по нарастающему фронту такта. По фронту на выводе CLK триггер запоминает уровень входа D и выдаёт его на выход Q, а на выход Q̄ — инверсию. Между фронтами вход D ни на что не влияет. Кроме того, у каждого триггера есть два асинхронных входа с активным нулём: PRE (установка, Q = 1) и CLR (сброс, Q = 0) — они действуют сразу, без такта. Логика серии HC — КМОП с питанием 2–6 В; объяснение порогов — в статье «Логические уровни», основы триггеров — в статье «Цифровая логика».

Коротко

  • Функция — 2 D-триггера по нарастающему фронту CLK, у каждого PRE и CLR с активным нулём.
  • Питание — 2–6 В, предел 7 В; ток покоя до 4 мкА при 25 °C и до 40 мкА при −40…+85 °C.
  • Такт — до 25 МГц при 4,5 В во всём диапазоне температур, 31 МГц при 25 °C.
  • Тайминги при 4,5 В — установка D 25 нс, удержание 0, CLK → Q до 44 нс (−40…+85 °C).
  • Выход — 3,84 В при −4 мА и 0,33 В при 4 мА (4,5 В); предел 25 мА на вывод, 50 мА на корпус.
  • Корпуса — PDIP-14 (N), SOIC-14 (D), SSOP-14 (DB), SO-14 (NS), TSSOP-14 (PW).

Выводы

74HC74, вид сверху: 1 1CLR (инверсный), 2 1D, 3 1CLK, 4 1PRE (инверсный), 5 1Q, 6 1Q (инверсный), 7 GND, 8 2Q (инверсный), 9 2Q, 10 2PRE (инверсный), 11 2CLK, 12 2D, 13 2CLR (инверсный), 14 VCC74HC741/1CLR21D31CLK4/1PRE51Q6/1Q7GND8/2Q92Q10/2PRE112CLK122D13/2CLR14VCCвид сверху
SN74HC74 в корпусах PDIP-14, SOIC-14, SSOP-14, SO-14 и TSSOP-14, вид сверху, по с. 3 даташита TI. Черта над PRE, CLR и Q означает активный ноль или инверсию
ВыводОбозначениеНазначение
1, 131CLR, 2CLR (инверсные)асинхронный сброс: 0 — Q = 0
2, 121D, 2Dвходы данных
3, 111CLK, 2CLKтакт, срабатывание по нарастающему фронту
4, 101PRE, 2PRE (инверсные)асинхронная установка: 0 — Q = 1
5, 91Q, 2Qпрямые выходы
6, 81Q̄, 2Q̄инверсные выходы
7GNDобщий провод
14VCCпитание 2–6 В

Второй триггер зеркален первому: его выводы идут от 13 к 8 в том же порядке — CLR, D, CLK, PRE, Q, Q̄. Корпус SOIC-14 по таблице на с. 1 — 8,70 × 3,90 мм (номинальный размер тела), TSSOP-14 — 5,00 × 4,40 мм, PDIP-14 — 19,30 × 6,40 мм. По перечню исполнений от 18.09.2026 исполнения SN74HC74D, DT, PW и PWT сняты с производства, SOIC и TSSOP заказывают на катушках (SN74HC74DR, SN74HC74PWR); SN74HC74N в DIP выпускается. Маркировка — HC74, у DIP — SN74HC74N. Та же микросхема у onsemi — MC74HC74A (MC74HC74A/D Rev. 16): выводы совпадают, рабочая температура шире — −55…+125 °C, такт при 4,5 В — до 24 МГц при температуре до 85 °C. Там же описан MC74HCT74A с питанием 4,5–5,5 В и единицей на входе от 2,0 В — он принимает сигналы 3,3-вольтовой логики.

Таблица состояний

PRECLRCLKDQQ̄
01любойлюбой10
10любойлюбой01
00любойлюбой11 (неустойчиво)
11↑110
11↑001
110любойбез измененийбез изменений

Асинхронные входы старше такта: пока PRE или CLR в нуле, фронты на CLK игнорируются. Сочетание PRE = CLR = 0 даёт единицу на обоих выходах, но TI отмечает в примечании к табл. 8-1, что это состояние не сохраняется после возврата PRE и CLR в единицу. В рабочем режиме оба входа подключают к VCC — напрямую или через подтяжку, если ими иногда управляют.

Параметры

Условия — SN74HC74, −40…+85 °C, нагрузка 50 пФ, если не указано иное (разд. 6.3–6.11).

Параметр2 В4,5 В6 В
Единица на входе VIH, от1,5 В3,15 В4,2 В
Ноль на входе VIL, до0,5 В1,35 В1,8 В
Длительность фронта входа, до1000 нс500 нс400 нс
Единица на выходе VOH, от1,9 В (−20 мкА)4,4 В (−20 мкА); 3,84 В (−4 мА)5,9 В (−20 мкА); 5,34 В (−5,2 мА)
Ноль на выходе VOL, до0,1 В (20 мкА)0,1 В (20 мкА); 0,33 В (4 мА)0,1 В (20 мкА); 0,33 В (5,2 мА)
Частота такта fclock, до5 МГц25 МГц29 МГц
Импульс PRE или CLR, от125 нс25 нс21 нс
Импульс CLK (единица или ноль), от100 нс20 нс17 нс
Установка D до фронта CLK, от125 нс25 нс21 нс
Снятие PRE или CLR до фронта CLK, от30 нс6 нс5 нс
Удержание D после фронта, от000
Задержка CLK → Q, Q̄, до220 нс44 нс39 нс
Задержка PRE, CLR → Q, Q̄, до290 нс58 нс49 нс
Фронт выхода, до95 нс19 нс16 нс

При 25 °C запасы шире: такт до 31 МГц при 4,5 В, задержка CLK → Q — 20 нс типично и до 35 нс, PRE или CLR → Q — до 46 нс. Ток входа — до ±1 мкА, ток покоя ICC — до 4 мкА при 25 °C и до 40 мкА при −40…+85 °C (6 В), ёмкость входа — до 10 пФ, ёмкость рассеяния Cpd — 35 пФ на триггер.

Предельные режимы (разд. 6.1): питание от −0,5 до 7 В, ток защитных диодов входа и выхода ±20 мА, ток выхода ±25 мА, ток через VCC или GND ±50 мА, температура кристалла до 150 °C. Тепловое сопротивление кристалл — среда (разд. 6.4): 133,6 °C/Вт у SOIC-14, 107,7 у SSOP-14, 61,9 у PDIP-14, 122,6 у SO-14 и 151,7 °C/Вт у TSSOP-14. В ревизии F TI увеличила эти значения для SOIC (было 86), SSOP, SO и TSSOP и уменьшила для DIP (было 80).

Тайминги: установка и удержание

Триггер правильно запоминает D, только если вход стабилен в окне вокруг фронта такта: не меньше времени установки tsu до фронта и не меньше времени удержания th после него. У 74HC74 удержание равно нулю, а установка при 4,5 В — 25 нс во всём диапазоне температур. Если D меняется внутри этого окна — например, асинхронная кнопка или сигнал из другого тактового домена, — выход может на время оказаться в промежуточном состоянии: это метастабильность. Наш вывод: асинхронный сигнал пропускают через два последовательно включённых триггера, которые тактуются одним тактом, — второй получает уже установившийся уровень. 74HC74 содержит ровно два триггера для такой цепочки.

Наш расчёт для последовательных триггеров на одном такте: задержка CLK → Q первого (не меньше нуля) плюс задержки проводов должна быть больше удержания второго — при th = 0 это выполняется всегда. Наибольшая частота такта тоже нормирована: 25 МГц при 4,5 В и −40…+85 °C.

Типовые схемы

Делитель на 2 и на 4. Выход Q̄ соединяют с D, такт — на CLK, PRE и CLR — на VCC. Каждый нарастающий фронт переключает Q, на выходе меандр с половинной частотой. Выход Q первого триггера подают на CLK второго, у которого Q̄ тоже соединён с D, — получается деление на 4. Наш расчёт: при такте 25 МГц (предел при 4,5 В) первый выход даёт 12,5 МГц, второй — 6,25 МГц, причём фронт второго выхода запаздывает относительно такта на сумму двух задержек CLK → Q — до 88 нс при 4,5 В и −40…+85 °C.

Кнопка с фиксацией. Пример TI (разд. 9.1, рис. 9-1): кнопка с RC-цепью подавления дребезга идёт через буфер с триггером Шмитта — например, 74HC14 или SN74LVC1G14 — на CLK; Q̄ соединён с D. Каждое нажатие переключает выход. RC-цепь на входе CLR даёт сброс при включении: пока конденсатор заряжается, CLR держится в нуле, и выход всегда стартует с нуля. Номиналы резисторов и конденсаторов TI не приводит.

Питание и неиспользуемые выводы

TI рекомендует конденсатор 0,1 мкФ у вывода VCC, при необходимости параллельно с 1 мкФ (разд. 10). Неиспользуемые входы, в том числе PRE и CLR, подключают к VCC или к общему проводу, а если вход используется не всегда — через подтяжку, обычно 10 кОм (разд. 9.2.1.2); свободный вход КМОП не оставляют. Неиспользуемые выходы оставляют свободными. Ёмкость нагрузки TI советует не больше 70 пФ (разд. 9.2.2), а сопротивление нагрузки — не меньше VCC / 25 мА; наш расчёт: при 5 В это 200 Ом.

74HC74 и CD4013

74HC74CD4013
Питание2–6 В3–18 В
Установка и сбросактивный ноль (PRE, CLR)активная единица (SET, RESET)
Расстановка выводовCLR на выводах 1 и 13, Q на 5 и 9RESET на выводах 4 и 10, Q на 1 и 13
Скоростьтакт до 25 МГц при 4,5 Втакт от 3,5 МГц (7 МГц типично) при 5 В

Значения CD4013 — по его карточке на сайте (даташит TI SCHS023E). Наш вывод: для логики 3,3–5 В рядом с микроконтроллером удобнее 74HC74, для аналоговых узлов с питанием 9–15 В — CD4013. Взаимозаменяемы они только по функции.

Расхождения в документации

  • Чужое название в рабочих условиях. В разд. 6.3 строки температурного диапазона подписаны «SN54HC00» и «SN74HC00» — название другой микросхемы.
  • Ток выхода для SN74 и SN54. В разд. 6.5 уровни SN74HC74 3,98/3,84 В и 0,26/0,33 В заданы при токе 4 мА (5,2 мА при 6 В), а в разд. 6.6 те же самые числа у SN54HC74 — при 6 мА (7,8 мА при 6 В).
  • Ток покоя. У SN74HC74 ICC — до 4 мкА при 25 °C и до 40 мкА при −40…+85 °C, а у SN54HC74 в соседней таблице — 2 и 20 мкА при тех же температурах (40 мкА — только при −55…+125 °C).
  • Единицы в таблице SN54. В разд. 6.8 частота такта указана в наносекундах, а время удержания — в мегагерцах.
  • Предел питания у разных производителей. У TI питание SN74HC74 допускается до 7 В, у onsemi MC74HC74A — до 6,5 В; рабочий диапазон у обоих 2–6 В.
  • Ёмкость нагрузки. Разд. 8.3.1 ссылается на «наибольшую нагрузку из разд. 6.9», но в разд. 6.9 её нет; схема измерений (рис. 7-1) — 50 пФ, а разд. 9.2.2 советует не больше 70 пФ.

Частые вопросы

Как сделать делитель частоты на 2 на 74HC74?

Соединить инверсный выход Q̄ со входом D того же триггера и подать частоту на CLK; входы PRE и CLR подключить к VCC. Каждый фронт такта переключает Q в противоположное состояние, и на выходе получается меандр с половинной частотой. Два триггера одной микросхемы, включённые последовательно, делят на 4 — этот пример TI приводит на первой странице. Наибольшая частота такта при питании 4,5 В — 25 МГц во всём диапазоне −40…+85 °C.

Что будет, если подать ноль одновременно на PRE и CLR?

Оба выхода, Q и Q̄, станут единицами (табл. 8-1). TI называет это состояние неустойчивым: оно не сохраняется, когда PRE и CLR возвращаются в единицу. Наш вывод: в каком состоянии окажется триггер, если они вернутся в единицу одновременно, по даташиту предсказать нельзя. В рабочей схеме такого сочетания избегают.

Можно ли подключить кнопку прямо к CLK?

Нет. Контакты дребезжат, и каждый отскок даёт отдельный фронт — триггер переключится случайное число раз. В примере TI (разд. 9.1) кнопку сначала подавляют RC-цепью и пропускают через буфер с триггером Шмитта, а уже затем подают на CLK. Кроме того, у входов 74HC74 ограничена длительность фронта: не дольше 500 нс при питании 4,5 В, а RC-цепь даёт фронт в миллисекунды.

Чем 74HC74 отличается от CD4013?

Функция одинаковая — два D-триггера с установкой и сбросом, но у CD4013 входы установки и сброса активны единицей, а у 74HC74 — нулём (на схеме они с чертой). Расстановка выводов тоже разная, поэтому одну микросхему на место другой не ставят. 74HC74 быстрее, но работает только от 2–6 В; CD4013 — от 3 до 18 В.

Источники

  1. Texas Instruments. SNx4HC74 Dual D-Type Positive-Edge-Triggered Flip-Flops With Clear and Preset (SCLS094F, December 1982, revised June 2021) — с. 1 — свойства (2–6 В, 10 нагрузок LSTTL), применения (кнопка-переключатель, деление на 2 и 4), корпуса и размеры; с. 2 — история ревизий (новые RθJA); с. 3 — выводы D, DB, N, NS, PW и FK; с. 4 — разд. 6.1 (VCC до 7 В, ±20 мА защитных диодов, ±25 мА на выход, ±50 мА через VCC или GND), 6.2 и 6.3 (VIH и VIL при 2, 4,5 и 6 В, VI от 0 до VCC, фронт 1000/500/400 нс, −40…+85 °C); с. 5 — разд. 6.4 (RθJA) и 6.5 (VOH, VOL, II, ICC, Ci для SN74); с. 6 — разд. 6.6 (SN54) и 6.7 (fclock, tw, tsu, th для SN74); с. 7 — разд. 6.8 (SN54) и 6.9 (fmax, tpd, tt для SN74); с. 8 — разд. 6.11 (Cpd 35 пФ); с. 9 — рис. 7-1 (50 пФ); с. 10–11 — разд. 8.3 (двухтактный выход, входы КМОП, защитные диоды), табл. 8-1; с. 12–14 — разд. 9 (кнопка с фиксацией, рис. 9-1, неиспользуемые входы, 10 кОм, нагрузка до 70 пФ, тайминги); с. 15 — разд. 10 (0,1 мкФ); Package Option Addendum от 18.09.2026
  2. onsemi. MC74HC74A, MC74HCT74A Dual D Flip-Flop with Set and Reset (MC74HC74A/D, Rev. 16, April 2026) — второй производитель: выводы (1 RESET1 … 14 VCC, как у TI), питание 2–6 В (HCT — 4,5–5,5 В, единица на входе от 2,0 В), предел питания 6,5 В, −55…+125 °C, такт при 4,5 В до 30, 24 и 20 МГц (до 25, 85 и 125 °C); файл получен с зеркала onsemi.cn

Нашли ошибку?