Регистры RCC STM32H7

Регистры блока

RCC_CR — генераторы HSI, CSI, HSI48 и HSE, PLL1–PLL3, готовность доменов

Смещение 0x00, адрес 0x5802 4400, 32 бит, после сброса 0x0000 0001. В коде: RCC->CR.

• PLL3RDY (бит 29) — PLL3 захватила частоту (только чтение).
• PLL3ON (бит 28) — Включение PLL3; сбрасывается при входе в Stop и Standby.
• PLL2RDY (бит 27) — PLL2 захватила частоту (только чтение).
• PLL2ON (бит 26) — Включение PLL2; сбрасывается при входе в Stop и Standby.
• PLL1RDY (бит 25) — PLL1 захватила частоту (только чтение).
• PLL1ON (бит 24) — Включение PLL1; сбрасывается при входе в Stop и Standby.
• CSSHSEON (бит 19) — Система защиты тактирования HSE: при отказе — переход на HSI или CSI, NMI и аварийный сигнал таймерам.
• HSEBYP (бит 18) — Обход генератора HSE: внешний тактовый сигнал вместо кварца.
• HSERDY (бит 17) — Генератор HSE готов (только чтение).
• HSEON (бит 16) — Включение генератора HSE.
• D2CKRDY (бит 15) — Такты домена D2 доступны (только чтение).
• D1CKRDY (бит 14) — Такты домена D1 доступны (только чтение).
• HSI48RDY (бит 13) — Генератор HSI48 готов (только чтение).
• HSI48ON (бит 12) — Включение генератора HSI48 (USB, RNG).
• CSIKERON (бит 9) — CSI не выключается в режиме Stop и тактирует периферию.
• CSIRDY (бит 8) — Генератор CSI 4 МГц готов (только чтение).
• CSION (бит 7) — Включение генератора CSI 4 МГц.
• HSIDIVF (бит 5) — Новое значение HSIDIV применено (только чтение).
• HSIDIV (биты 4:3) — Делитель HSI: 64, 32, 16 или 8 МГц.

  HSIDIV	Значение
  00	64 МГц
  01	32 МГц
  10	16 МГц
  11	8 МГц

• HSIRDY (бит 2) — Генератор HSI готов (только чтение).
• HSIKERON (бит 1) — HSI не выключается в режиме Stop и тактирует периферию.
• HSION (бит 0) — Включение генератора HSI 64 МГц.

RCC_HSICFGR — калибровка и подстройка HSI

Смещение 0x04, адрес 0x5802 4404, 32 бит, после сброса 0x4000 0XXX. В коде: RCC->HSICFGR.

• HSITRIM (биты 30:24) — Подстройка частоты HSI поверх заводской калибровки.
• HSICAL (биты 11:0) — Заводская калибровка HSI (только чтение).

RCC_CRRCR — калибровка HSI48

Смещение 0x08, адрес 0x5802 4408, 32 бит, после сброса 0x0000 0XXX. В коде: RCC->CRRCR.

• HSI48CAL (биты 9:0) — Заводская калибровка HSI48 (только чтение).

RCC_CSICFGR — калибровка и подстройка CSI

Смещение 0x0C, адрес 0x5802 440C, 32 бит, после сброса 0x2000 00XX. В коде: RCC->CSICFGR.

• CSITRIM (биты 29:24) — Подстройка частоты CSI поверх заводской калибровки.
• CSICAL (биты 7:0) — Калибровка CSI: заводское значение плюс CSITRIM (только чтение); RM0433 8.7.6 пишет CSICAL[9:0] и тут же «биты 23:8 зарезервированы» — 8 бит, как в заголовках и значении сброса 0x2000 00xx.

RCC_CFGR — источник системной частоты, выходы MCO и делитель RTC

Смещение 0x10, адрес 0x5802 4410, 32 бит, после сброса 0x0000 0000. В коде: RCC->CFGR.

• MCO2 (биты 31:29) — Источник сигнала на выходе MCO2.

  MCO2	Значение
  000	Системная частота
  001	PLL2 P
  010	HSE
  011	PLL1 P
  100	CSI
  101	LSI

• MCO2PRE (биты 28:25) — Делитель сигнала на выходе MCO2.

  MCO2PRE	Значение
  0000	Выход выключен
  0001	Без деления
  0010	Деление на 2
  0011	Деление на 3
  0100	Деление на 4
  0101	Деление на 5
  0110	Деление на 6
  0111	Деление на 7
  1000	Деление на 8
  1001	Деление на 9
  1010	Деление на 10
  1011	Деление на 11
  1100	Деление на 12
  1101	Деление на 13
  1110	Деление на 14
  1111	Деление на 15

• MCO1 (биты 24:22) — Источник сигнала на выходе MCO1.

  MCO1	Значение
  000	HSI
  001	LSE
  010	HSE
  011	PLL1 Q
  100	HSI48

• MCO1PRE (биты 21:18) — Делитель сигнала на выходе MCO1.

  MCO1PRE	Значение
  0000	Выход выключен
  0001	Без деления
  0010	Деление на 2
  0011	Деление на 3
  0100	Деление на 4
  0101	Деление на 5
  0110	Деление на 6
  0111	Деление на 7
  1000	Деление на 8
  1001	Деление на 9
  1010	Деление на 10
  1011	Деление на 11
  1100	Деление на 12
  1101	Деление на 13
  1110	Деление на 14
  1111	Деление на 15

• TIMPRE (бит 15) — Предделитель таймеров: такт таймера = 2 или 4 × PCLK при делителе шины больше 1.
• HRTIMSEL (бит 14) — Такт HRTIM: как у таймеров или частота ядра.
• RTCPRE (биты 13:8) — Делитель HSE для RTC: 2…63 (нужно 1 МГц).
• STOPKERWUCK (бит 7) — Такт периферии после выхода из Stop: HSI или CSI.

  STOPKERWUCK	Значение
  0	HSI
  1	CSI

• STOPWUCK (бит 6) — Системная частота после выхода из Stop: HSI или CSI.

  STOPWUCK	Значение
  0	HSI
  1	CSI

• SWS (биты 5:3) — Текущий источник системной частоты (только чтение).

  SWS	Значение	Макрос CMSIS
  000	HSI	RCC_CFGR_SWS_HSI
  001	CSI	RCC_CFGR_SWS_CSI
  010	HSE	RCC_CFGR_SWS_HSE
  011	PLL1	RCC_CFGR_SWS_PLL1

• SW (биты 2:0) — Выбор источника системной частоты.

  SW	Значение	Макрос CMSIS
  000	HSI	RCC_CFGR_SW_HSI
  001	CSI	RCC_CFGR_SW_CSI
  010	HSE	RCC_CFGR_SW_HSE
  011	PLL1	RCC_CFGR_SW_PLL1

RCC_D1CFGR — делители домена D1: ядро, AHB и APB3

Смещение 0x18, адрес 0x5802 4418, 32 бит, после сброса 0x0000 0000. В коде: RCC->D1CFGR.

• D1CPRE (биты 11:8) — Делитель частоты ядра: 1…512 от системной частоты.

  D1CPRE	Значение	Макрос CMSIS
  0000	Без деления	RCC_D1CFGR_D1CPRE_DIV1
  1000	Деление на 2	RCC_D1CFGR_D1CPRE_DIV2
  1001	Деление на 4	RCC_D1CFGR_D1CPRE_DIV4
  1010	Деление на 8	RCC_D1CFGR_D1CPRE_DIV8
  1011	Деление на 16	RCC_D1CFGR_D1CPRE_DIV16
  1100	Деление на 64	RCC_D1CFGR_D1CPRE_DIV64
  1101	Деление на 128	RCC_D1CFGR_D1CPRE_DIV128
  1110	Деление на 256	RCC_D1CFGR_D1CPRE_DIV256
  1111	Деление на 512	RCC_D1CFGR_D1CPRE_DIV512

• D1PPRE (биты 6:4) — Делитель шины APB3: 1…16.

  D1PPRE	Значение	Макрос CMSIS
  000	Без деления	RCC_D1CFGR_D1PPRE_DIV1
  100	Деление на 2	RCC_D1CFGR_D1PPRE_DIV2
  101	Деление на 4	RCC_D1CFGR_D1PPRE_DIV4
  110	Деление на 8	RCC_D1CFGR_D1PPRE_DIV8
  111	Деление на 16	RCC_D1CFGR_D1PPRE_DIV16

• HPRE (биты 3:0) — Делитель AHB домена D1 (HCLK): 1…512.

  HPRE	Значение	Макрос CMSIS
  0000	Без деления	RCC_D1CFGR_HPRE_DIV1
  1000	Деление на 2	RCC_D1CFGR_HPRE_DIV2
  1001	Деление на 4	RCC_D1CFGR_HPRE_DIV4
  1010	Деление на 8	RCC_D1CFGR_HPRE_DIV8
  1011	Деление на 16	RCC_D1CFGR_HPRE_DIV16
  1100	Деление на 64	RCC_D1CFGR_HPRE_DIV64
  1101	Деление на 128	RCC_D1CFGR_HPRE_DIV128
  1110	Деление на 256	RCC_D1CFGR_HPRE_DIV256
  1111	Деление на 512	RCC_D1CFGR_HPRE_DIV512

RCC_D2CFGR — делители домена D2: APB1 и APB2

Смещение 0x1C, адрес 0x5802 441C, 32 бит, после сброса 0x0000 0000. В коде: RCC->D2CFGR.

• D2PPRE2 (биты 10:8) — Делитель шины APB2: 1…16.

  D2PPRE2	Значение	Макрос CMSIS
  000	Без деления	RCC_D2CFGR_D2PPRE2_DIV1
  100	Деление на 2	RCC_D2CFGR_D2PPRE2_DIV2
  101	Деление на 4	RCC_D2CFGR_D2PPRE2_DIV4
  110	Деление на 8	RCC_D2CFGR_D2PPRE2_DIV8
  111	Деление на 16	RCC_D2CFGR_D2PPRE2_DIV16

• D2PPRE1 (биты 6:4) — Делитель шины APB1: 1…16.

  D2PPRE1	Значение	Макрос CMSIS
  000	Без деления	RCC_D2CFGR_D2PPRE1_DIV1
  100	Деление на 2	RCC_D2CFGR_D2PPRE1_DIV2
  101	Деление на 4	RCC_D2CFGR_D2PPRE1_DIV4
  110	Деление на 8	RCC_D2CFGR_D2PPRE1_DIV8
  111	Деление на 16	RCC_D2CFGR_D2PPRE1_DIV16

RCC_D3CFGR — делитель домена D3: APB4

Смещение 0x20, адрес 0x5802 4420, 32 бит, после сброса 0x0000 0000. В коде: RCC->D3CFGR.

• D3PPRE (биты 6:4) — Делитель шины APB4: 1…16.

  D3PPRE	Значение	Макрос CMSIS
  000	Без деления	RCC_D3CFGR_D3PPRE_DIV1
  100	Деление на 2	RCC_D3CFGR_D3PPRE_DIV2
  101	Деление на 4	RCC_D3CFGR_D3PPRE_DIV4
  110	Деление на 8	RCC_D3CFGR_D3PPRE_DIV8
  111	Деление на 16	RCC_D3CFGR_D3PPRE_DIV16

RCC_PLLCKSELR — источник PLL и делители DIVM1–DIVM3

Смещение 0x28, адрес 0x5802 4428, 32 бит, после сброса 0x0202 0200. В коде: RCC->PLLCKSELR.

• DIVM3 (биты 25:20) — Делитель на входе PLL3: 1…63 (0 — PLL без тактирования).
• DIVM2 (биты 17:12) — Делитель на входе PLL2: 1…63 (0 — PLL без тактирования).
• DIVM1 (биты 9:4) — Делитель на входе PLL1: 1…63 (0 — PLL без тактирования).
• PLLSRC (биты 1:0) — Источник всех PLL: HSI, CSI, HSE или нет сигнала.

  PLLSRC	Значение	Макрос CMSIS
  00	HSI	RCC_PLLCKSELR_PLLSRC_HSI
  01	CSI	RCC_PLLCKSELR_PLLSRC_CSI
  10	HSE	RCC_PLLCKSELR_PLLSRC_HSE
  11	Нет сигнала	RCC_PLLCKSELR_PLLSRC_NONE

RCC_PLLCFGR — диапазоны и выходы PLL1–PLL3

Смещение 0x2C, адрес 0x5802 442C, 32 бит, после сброса 0x01FF 0000. В коде: RCC->PLLCFGR.

• DIVR3EN (бит 24) — Включение выхода R PLL3.
• DIVQ3EN (бит 23) — Включение выхода Q PLL3.
• DIVP3EN (бит 22) — Включение выхода P PLL3.
• DIVR2EN (бит 21) — Включение выхода R PLL2.
• DIVQ2EN (бит 20) — Включение выхода Q PLL2.
• DIVP2EN (бит 19) — Включение выхода P PLL2.
• DIVR1EN (бит 18) — Включение выхода R PLL1.
• DIVQ1EN (бит 17) — Включение выхода Q PLL1.
• DIVP1EN (бит 16) — Включение выхода P PLL1.
• PLL3RGE (биты 11:10) — Диапазон частоты на входе PLL3: 1–2, 2–4, 4–8 или 8–16 МГц.

  PLL3RGE	Значение
  00	1–2 МГц
  01	2–4 МГц
  10	4–8 МГц
  11	8–16 МГц

• PLL3VCOSEL (бит 9) — ГУН PLL3: широкий 192…960 МГц (0) или средний 150…420 МГц (1).

  PLL3VCOSEL	Значение
  0	Широкий ГУН: 192…960 МГц
  1	Средний ГУН: 150…420 МГц

• PLL3FRACEN (бит 8) — Защёлка дробной части FRACN3: новое значение действует после 1.
• PLL2RGE (биты 7:6) — Диапазон частоты на входе PLL2: 1–2, 2–4, 4–8 или 8–16 МГц.

  PLL2RGE	Значение
  00	1–2 МГц
  01	2–4 МГц
  10	4–8 МГц
  11	8–16 МГц

• PLL2VCOSEL (бит 5) — ГУН PLL2: широкий 192…960 МГц (0) или средний 150…420 МГц (1).

  PLL2VCOSEL	Значение
  0	Широкий ГУН: 192…960 МГц
  1	Средний ГУН: 150…420 МГц

• PLL2FRACEN (бит 4) — Защёлка дробной части FRACN2: новое значение действует после 1.
• PLL1RGE (биты 3:2) — Диапазон частоты на входе PLL1: 1–2, 2–4, 4–8 или 8–16 МГц.

  PLL1RGE	Значение
  00	1–2 МГц
  01	2–4 МГц
  10	4–8 МГц
  11	8–16 МГц

• PLL1VCOSEL (бит 1) — ГУН PLL1: широкий 192…960 МГц (0) или средний 150…420 МГц (1).

  PLL1VCOSEL	Значение
  0	Широкий ГУН: 192…960 МГц
  1	Средний ГУН: 150…420 МГц

• PLL1FRACEN (бит 0) — Защёлка дробной части FRACN1: новое значение действует после 1.

RCC_PLL1DIVR — pLL1: множитель N и делители P, Q, R

Смещение 0x30, адрес 0x5802 4430, 32 бит, после сброса 0x0101 0280. В коде: RCC->PLL1DIVR.

• R1 (биты 30:24) — Делитель выхода R PLL1: записывается R − 1 (1…128).
• Q1 (биты 22:16) — Делитель выхода Q PLL1: записывается Q − 1 (1…128).
• P1 (биты 15:9) — Делитель выхода P PLL1: записывается P − 1 (1…128); нечётные делители, кроме 1, запрещены.
• N1 (биты 8:0) — Множитель частоты ГУН PLL1: записывается N − 1 (4…512).

RCC_PLL1FRACR — pLL1: дробная часть множителя

Смещение 0x34, адрес 0x5802 4434, 32 бит, после сброса 0x0000 0000. В коде: RCC->PLL1FRACR.

• FRACN1 (биты 15:3) — Дробная часть множителя PLL1: N + FRACN / 8192.

RCC_PLL2DIVR — pLL2: множитель N и делители P, Q, R

Смещение 0x38, адрес 0x5802 4438, 32 бит, после сброса 0x0101 0280. В коде: RCC->PLL2DIVR.

• R2 (биты 30:24) — Делитель выхода R PLL2: записывается R − 1 (1…128).
• Q2 (биты 22:16) — Делитель выхода Q PLL2: записывается Q − 1 (1…128).
• P2 (биты 15:9) — Делитель выхода P PLL2: записывается P − 1 (1…128).
• N2 (биты 8:0) — Множитель частоты ГУН PLL2: записывается N − 1 (4…512).

RCC_PLL2FRACR — pLL2: дробная часть множителя

Смещение 0x3C, адрес 0x5802 443C, 32 бит, после сброса 0x0000 0000. В коде: RCC->PLL2FRACR.

• FRACN2 (биты 15:3) — Дробная часть множителя PLL2: N + FRACN / 8192.

RCC_PLL3DIVR — pLL3: множитель N и делители P, Q, R

Смещение 0x40, адрес 0x5802 4440, 32 бит, после сброса 0x0101 0280. В коде: RCC->PLL3DIVR.

• R3 (биты 30:24) — Делитель выхода R PLL3: записывается R − 1 (1…128).
• Q3 (биты 22:16) — Делитель выхода Q PLL3: записывается Q − 1 (1…128).
• P3 (биты 15:9) — Делитель выхода P PLL3: записывается P − 1 (1…128).
• N3 (биты 8:0) — Множитель частоты ГУН PLL3: записывается N − 1 (4…512).

RCC_PLL3FRACR — pLL3: дробная часть множителя

Смещение 0x44, адрес 0x5802 4444, 32 бит, после сброса 0x0000 0000. В коде: RCC->PLL3FRACR.

• FRACN3 (биты 15:3) — Дробная часть множителя PLL3: N + FRACN / 8192.

RCC_D1CCIPR — такты ядра блоков домена D1: FMC, QUADSPI, SDMMC, CKPER

Смещение 0x4C, адрес 0x5802 444C, 32 бит, после сброса 0x0000 0000. В коде: RCC->D1CCIPR.

• CKPERSEL (биты 29:28) — Источник такта per_ck: HSI, CSI или HSE.
• SDMMCSEL (бит 16) — Такт ядра SDMMC: PLL1 Q или PLL2 R.
• QSPISEL (биты 5:4) — Источник тактирования QSPI.
• FMCSEL (биты 1:0) — Источник тактирования FMC.

RCC_D2CCIP1R — такты ядра блоков домена D2: SAI, SPI, SPDIFRX, DFSDM, FDCAN, SWPMI

Смещение 0x50, адрес 0x5802 4450, 32 бит, после сброса 0x0000 0000. В коде: RCC->D2CCIP1R.

• SWPSEL (бит 31) — Источник тактирования SWP.
• FDCANSEL (биты 29:28) — Источник тактирования FDCAN.
• DFSDM1SEL (бит 24) — Источник тактирования DFSDM1.
• SPDIFSEL (биты 21:20) — Источник тактирования SPDIF.
• SPI45SEL (биты 18:16) — Источник тактирования SPI45.
• SPI123SEL (биты 14:12) — Источник тактирования SPI123.
• SAI23SEL (биты 8:6) — Источник тактирования SAI23.
• SAI1SEL (биты 2:0) — Источник тактирования ядра SAI1.

RCC_D2CCIP2R — такты ядра блоков домена D2: USART, RNG, I2C, USB, CEC, LPTIM1

Смещение 0x54, адрес 0x5802 4454, 32 бит, после сброса 0x0000 0000. В коде: RCC->D2CCIP2R.

• LPTIM1SEL (биты 30:28) — Источник тактирования LPTIM1.
• CECSEL (биты 23:22) — Такт ядра HDMI-CEC.
• USBSEL (биты 21:20) — Источник тактирования USB.
• I2C123SEL (биты 13:12) — Источник тактирования I2C123.
• RNGSEL (биты 9:8) — Источник тактирования RNG.
• USART16SEL (биты 5:3) — Источник тактирования USART16.
• USART28SEL (биты 2:0) — Источник тактирования USART28.

RCC_D3CCIPR — такты ядра блоков домена D3: LPUART1, I2C4, LPTIM, АЦП, SAI4, SPI6

Смещение 0x58, адрес 0x5802 4458, 32 бит, после сброса 0x0000 0000. В коде: RCC->D3CCIPR.

• SPI6SEL (биты 30:28) — Источник тактирования SPI6.
• SAI4BSEL (биты 26:24) — Источник тактирования SAI4B.
• SAI4ASEL (биты 23:21) — Источник тактирования SAI4A.
• ADCSEL (биты 17:16) — Источник тактирования ADC.
• LPTIM345SEL (биты 15:13) — Источник тактирования LPTIM345.
• LPTIM2SEL (биты 12:10) — Источник тактирования LPTIM2.
• I2C4SEL (биты 9:8) — Источник тактирования I2C4.
• LPUART1SEL (биты 2:0) — Источник тактирования LPUART1.

RCC_CIER — разрешение прерываний готовности генераторов и PLL

Смещение 0x60, адрес 0x5802 4460, 32 бит, после сброса 0x0000 0000. В коде: RCC->CIER.

• LSECSSIE (бит 9) — Прерывание по отказу LSE.
• PLL3RDYIE (бит 8) — Прерывание по готовности PLL3.
• PLL2RDYIE (бит 7) — Прерывание по готовности PLL2.
• PLL1RDYIE (бит 6) — Прерывание по готовности PLL1.
• HSI48RDYIE (бит 5) — Прерывание по готовности HSI48.
• CSIRDYIE (бит 4) — Прерывание по готовности CSI.
• HSERDYIE (бит 3) — Прерывание по готовности HSE.
• HSIRDYIE (бит 2) — Прерывание по готовности HSI.
• LSERDYIE (бит 1) — Прерывание по готовности LSE.
• LSIRDYIE (бит 0) — Прерывание по готовности LSI.

RCC_CIFR — флаги прерываний готовности и отказа генераторов

Смещение 0x64, адрес 0x5802 4464, 32 бит, после сброса 0x0000 0000. В коде: RCC->CIFR.

• HSECSSF (бит 10) — Флаг отказа HSE (система защиты тактирования).
• LSECSSF (бит 9) — Флаг отказа LSE.
• PLL3RDYF (бит 8) — Флаг прерывания по готовности PLL3.
• PLL2RDYF (бит 7) — Флаг прерывания по готовности PLL2.
• PLLRDYF (бит 6) — Флаг прерывания по готовности PLL.
• HSI48RDYF (бит 5) — Флаг прерывания по готовности HSI48.
• CSIRDYF (бит 4) — Флаг прерывания по готовности CSI.
• HSERDYF (бит 3) — Флаг прерывания по готовности HSE.
• HSIRDYF (бит 2) — Флаг прерывания по готовности HSI.
• LSERDYF (бит 1) — Флаг прерывания по готовности LSE.
• LSIRDYF (бит 0) — Флаг прерывания по готовности LSI.

RCC_CICR — сброс флагов прерываний генераторов

Смещение 0x68, адрес 0x5802 4468, 32 бит, после сброса 0x0000 0000. В коде: RCC->CICR.

• HSECSSC (бит 10) — Сброс флага отказа HSE записью 1.
• LSECSSC (бит 9) — Сброс флага отказа LSE записью 1.
• PLL3RDYC (бит 8) — Сброс флага готовности PLL3 записью 1.
• PLL2RDYC (бит 7) — Сброс флага готовности PLL2 записью 1.
• PLLRDYC (бит 6) — Сброс флага готовности PLL записью 1.
• HSI48RDYC (бит 5) — Сброс флага готовности HSI48 записью 1.
• CSIRDYC (бит 4) — Сброс флага готовности CSI записью 1.
• HSERDYC (бит 3) — Сброс флага готовности HSE записью 1.
• HSIRDYC (бит 2) — Сброс флага готовности HSI записью 1.
• LSERDYC (бит 1) — Сброс флага готовности LSE записью 1.
• LSIRDYC (бит 0) — Сброс флага готовности LSI записью 1.

RCC_BDCR — резервный домен: LSE и тактирование RTC

Смещение 0x70, адрес 0x5802 4470, 32 бит, после сброса 0x0000 0000 (сбрасывается сбросом домена резервного питания). В коде: RCC->BDCR.

• BDRST (бит 16) — Программный сброс всего резервного домена.
• RTCEN (бит 15) — Тактирование RTC.
• RTCSEL (биты 9:8) — Источник тактирования RTC.

  RTCSEL	Значение
  00	Нет тактирования
  01	LSE
  10	LSI
  11	HSE / RTCPRE

• LSECSSD (бит 6) — Обнаружен отказ LSE (только чтение).
• LSECSSON (бит 5) — Система защиты тактирования LSE.
• LSEDRV (биты 4:3) — Сила возбуждения кварца LSE.

  LSEDRV	Значение
  00	Низкая
  01	Средняя низкая
  10	Средняя высокая
  11	Высокая

• LSEBYP (бит 2) — Обход генератора LSE: внешний сигнал 32,768 кГц.
• LSERDY (бит 1) — Генератор LSE готов (только чтение).
• LSEON (бит 0) — Включение генератора LSE.

RCC_CSR — генератор LSI

Смещение 0x74, адрес 0x5802 4474, 32 бит, после сброса 0x0000 0000. В коде: RCC->CSR.

• LSIRDY (бит 1) — Генератор LSI готов (только чтение).
• LSION (бит 0) — Включение генератора LSI (около 32 кГц).

RCC_AHB3RSTR — сброс блоков на шине AHB3

Смещение 0x7C, адрес 0x5802 447C, 32 бит, после сброса 0x0000 0000. В коде: RCC->AHB3RSTR.

• SDMMC1RST (бит 16) — Сброс интерфейса карт SDMMC1.
• QSPIRST (бит 14) — Сброс интерфейса Quad-SPI.
• FMCRST (бит 12) — Сброс контроллера внешней памяти FMC.
• JPGDECRST (бит 5) — Сброс кодека JPEG (только у STM32H743, STM32H750, STM32H753).
• DMA2DRST (бит 4) — Сброс графического ускорителя DMA2D.
• MDMARST (бит 0) — Сброс главного контроллера MDMA.

RCC_AHB1RSTR — сброс блоков на шине AHB1

Смещение 0x80, адрес 0x5802 4480, 32 бит, после сброса 0x0000 0000. В коде: RCC->AHB1RSTR.

• USB2OTGFSRST (бит 27) — Сброс USB2 OTG FS.
• USB1OTGHSRST (бит 25) — Сброс USB1 OTG HS.
• ETH1MACRST (бит 15) — Сброс Ethernet MAC.
• ADC12RST (бит 5) — Сброс АЦП ADC1 и ADC2.
• DMA2RST (бит 1) — Сброс DMA2.
• DMA1RST (бит 0) — Сброс DMA1.

RCC_AHB2RSTR — сброс блоков на шине AHB2

Смещение 0x84, адрес 0x5802 4484, 32 бит, после сброса 0x0000 0000. В коде: RCC->AHB2RSTR.

• SDMMC2RST (бит 9) — Сброс интерфейса карт SDMMC2.
• RNGRST (бит 6) — Сброс генератора случайных чисел RNG.
• HASHRST (бит 5) — Сброс блока хеширования HASH (только у STM32H750, STM32H753).
• CRYPRST (бит 4) — Сброс блока шифрования CRYP (только у STM32H750, STM32H753).
• DCMIRST (бит 0) — Сброс интерфейса камеры DCMI.

RCC_AHB4RSTR — сброс блоков на шине AHB4

Смещение 0x88, адрес 0x5802 4488, 32 бит, после сброса 0x0000 0000. В коде: RCC->AHB4RSTR.

• HSEMRST (бит 25) — Сброс аппаратных семафоров HSEM.
• ADC3RST (бит 24) — Сброс АЦП ADC3.
• BDMARST (бит 21) — Сброс DMA домена D3 (BDMA).
• CRCRST (бит 19) — Сброс блока CRC.
• GPIOKRST (бит 10) — Сброс порта K.
• GPIOJRST (бит 9) — Сброс порта J.
• GPIOIRST (бит 8) — Сброс порта I.
• GPIOHRST (бит 7) — Сброс порта H.
• GPIOGRST (бит 6) — Сброс порта G.
• GPIOFRST (бит 5) — Сброс порта F.
• GPIOERST (бит 4) — Сброс порта E.
• GPIODRST (бит 3) — Сброс порта D.
• GPIOCRST (бит 2) — Сброс порта C.
• GPIOBRST (бит 1) — Сброс порта B.
• GPIOARST (бит 0) — Сброс порта A.

RCC_APB3RSTR — сброс блоков на шине APB3

Смещение 0x8C, адрес 0x5802 448C, 32 бит, после сброса 0x0000 0000. В коде: RCC->APB3RSTR.

• LTDCRST (бит 3) — Сброс контроллера дисплея LTDC (только у STM32H743, STM32H750, STM32H753).

RCC_APB1LRSTR — сброс блоков на шине APB1, младшая часть

Смещение 0x90, адрес 0x5802 4490, 32 бит, после сброса 0x0000 0000. В коде: RCC->APB1LRSTR.

• UART8RST (бит 31) — Сброс UART8.
• UART7RST (бит 30) — Сброс UART7.
• DAC12RST (бит 29) — Сброс ЦАП.
• CECRST (бит 27) — Сброс HDMI-CEC.
• I2C3RST (бит 23) — Сброс I2C3.
• I2C2RST (бит 22) — Сброс I2C2.
• I2C1RST (бит 21) — Сброс I2C1.
• UART5RST (бит 20) — Сброс UART5.
• UART4RST (бит 19) — Сброс UART4.
• USART3RST (бит 18) — Сброс USART3.
• USART2RST (бит 17) — Сброс USART2.
• SPDIFRXRST (бит 16) — Сброс приёмника SPDIF.
• SPI3RST (бит 15) — Сброс SPI3.
• SPI2RST (бит 14) — Сброс SPI2.
• LPTIM1RST (бит 9) — Сброс таймера LPTIM1.
• TIM14RST (бит 8) — Сброс таймера TIM14.
• TIM13RST (бит 7) — Сброс таймера TIM13.
• TIM12RST (бит 6) — Сброс таймера TIM12.
• TIM7RST (бит 5) — Сброс таймера TIM7.
• TIM6RST (бит 4) — Сброс таймера TIM6.
• TIM5RST (бит 3) — Сброс таймера TIM5.
• TIM4RST (бит 2) — Сброс таймера TIM4.
• TIM3RST (бит 1) — Сброс таймера TIM3.
• TIM2RST (бит 0) — Сброс таймера TIM2.

RCC_APB1HRSTR — сброс блоков на шине APB1, старшая часть

Смещение 0x94, адрес 0x5802 4494, 32 бит, после сброса 0x0000 0000. В коде: RCC->APB1HRSTR.

• FDCANRST (бит 8) — Сброс FDCAN.
• MDIOSRST (бит 5) — Сброс ведомого MDIO.
• OPAMPRST (бит 4) — Сброс операционных усилителей.
• SWPMIRST (бит 2) — Сброс интерфейса SWPMI.
• CRSRST (бит 1) — Сброс блока подстройки HSI48 (CRS).

RCC_APB2RSTR — сброс блоков на шине APB2

Смещение 0x98, адрес 0x5802 4498, 32 бит, после сброса 0x0000 0000. В коде: RCC->APB2RSTR.

• HRTIMRST (бит 29) — Сброс таймера высокого разрешения HRTIM.
• DFSDM1RST (бит 28) — Сброс цифрового фильтра DFSDM.
• SAI3RST (бит 24) — Сброс аудиоинтерфейса SAI3.
• SAI2RST (бит 23) — Сброс аудиоинтерфейса SAI2.
• SAI1RST (бит 22) — Сброс аудиоинтерфейса SAI1.
• SPI5RST (бит 20) — Сброс SPI5.
• TIM17RST (бит 18) — Сброс таймера TIM17.
• TIM16RST (бит 17) — Сброс таймера TIM16.
• TIM15RST (бит 16) — Сброс таймера TIM15.
• SPI4RST (бит 13) — Сброс SPI4.
• SPI1RST (бит 12) — Сброс SPI1.
• USART6RST (бит 5) — Сброс USART6.
• USART1RST (бит 4) — Сброс USART1.
• TIM8RST (бит 1) — Сброс таймера TIM8.
• TIM1RST (бит 0) — Сброс таймера TIM1.

RCC_APB4RSTR — сброс блоков на шине APB4

Смещение 0x9C, адрес 0x5802 449C, 32 бит, после сброса 0x0000 0000. В коде: RCC->APB4RSTR.

• SAI4RST (бит 21) — Сброс аудиоинтерфейса SAI4.
• VREFRST (бит 15) — Сброс буфера опорного напряжения VREFBUF.
• COMP12RST (бит 14) — Сброс компараторов COMP1 и COMP2.
• LPTIM5RST (бит 12) — Сброс таймера LPTIM5.
• LPTIM4RST (бит 11) — Сброс таймера LPTIM4.
• LPTIM3RST (бит 10) — Сброс таймера LPTIM3.
• LPTIM2RST (бит 9) — Сброс таймера LPTIM2.
• I2C4RST (бит 7) — Сброс I2C4.
• SPI6RST (бит 5) — Сброс SPI6.
• LPUART1RST (бит 3) — Сброс LPUART1.
• SYSCFGRST (бит 1) — Сброс SYSCFG.

RCC_GCR — глобальное управление: сброс по WWDG1

Смещение 0xA0, адрес 0x5802 44A0, 32 бит, после сброса 0x0000 0000. В коде: RCC->GCR.

• WW1RSC (бит 0) — Область сброса WWDG1: по RM0433 бит устанавливают до включения сторожа.

RCC_D3AMR — автономный режим блоков домена D3

Смещение 0xA8, адрес 0x5802 44A8, 32 бит, после сброса 0x0000 0000. В коде: RCC->D3AMR.

• SRAM4AMEN (бит 29) — Автономный режим SRAM4: такт сохраняется, когда домен D3 работает без ядра.
• BKPRAMAMEN (бит 28) — Автономный режим резервной SRAM: такт сохраняется, когда домен D3 работает без ядра.
• ADC3AMEN (бит 24) — Автономный режим АЦП ADC3: такт сохраняется, когда домен D3 работает без ядра.
• SAI4AMEN (бит 21) — Автономный режим аудиоинтерфейса SAI4: такт сохраняется, когда домен D3 работает без ядра.
• CRCAMEN (бит 19) — Автономный режим блока CRC: такт сохраняется, когда домен D3 работает без ядра.
• RTCAMEN (бит 16) — Автономный режим RTC: такт сохраняется, когда домен D3 работает без ядра.
• VREFAMEN (бит 15) — Автономный режим буфера опорного напряжения VREFBUF: такт сохраняется, когда домен D3 работает без ядра.
• COMP12AMEN (бит 14) — Автономный режим компараторов COMP1 и COMP2: такт сохраняется, когда домен D3 работает без ядра.
• LPTIM5AMEN (бит 12) — Автономный режим таймера LPTIM5: такт сохраняется, когда домен D3 работает без ядра.
• LPTIM4AMEN (бит 11) — Автономный режим таймера LPTIM4: такт сохраняется, когда домен D3 работает без ядра.
• LPTIM3AMEN (бит 10) — Автономный режим таймера LPTIM3: такт сохраняется, когда домен D3 работает без ядра.
• LPTIM2AMEN (бит 9) — Автономный режим таймера LPTIM2: такт сохраняется, когда домен D3 работает без ядра.
• I2C4AMEN (бит 7) — Автономный режим I2C4: такт сохраняется, когда домен D3 работает без ядра.
• SPI6AMEN (бит 5) — Автономный режим SPI6: такт сохраняется, когда домен D3 работает без ядра.
• LPUART1AMEN (бит 3) — Автономный режим LPUART1: такт сохраняется, когда домен D3 работает без ядра.
• BDMAAMEN (бит 0) — Автономный режим DMA домена D3 (BDMA): такт сохраняется, когда домен D3 работает без ядра.

RCC_RSR — флаги причины сброса

Смещение 0xD0, адрес 0x5802 44D0, 32 бит, после сброса 0x00FE 0000 (сбрасывается только при включении питания). В коде: RCC->RSR.

• LPWRRSTF (бит 30) — Причина сброса: недопустимый вход в режим пониженного потребления.
• WWDG1RSTF (бит 28) — Причина сброса: оконный сторожевой таймер WWDG.
• IWDG1RSTF (бит 26) — Причина сброса: независимый сторожевой таймер IWDG.
• SFTRSTF (бит 24) — Причина сброса: программный (SYSRESETREQ).
• PORRSTF (бит 23) — Причина сброса: включение или пропадание питания (POR/PDR).
• PINRSTF (бит 22) — Причина сброса: вывод NRST.
• BORRSTF (бит 21) — Причина сброса: снижение напряжения (BOR) или включение питания.
• D2RSTF (бит 20) — Причина сброса: выход домена D2 из DStandby.
• D1RSTF (бит 19) — Причина сброса: выход домена D1 из DStandby.
• CPURSTF (бит 17) — Причина сброса: сброс ядра.
• RMVF (бит 16) — Запись 1 сбрасывает все флаги причины сброса.

RCC_AHB3ENR — тактирование блоков на шине AHB3

Смещение 0xD4, адрес 0x5802 44D4, 32 бит, после сброса 0x0000 0000. В коде: RCC->AHB3ENR.

• SDMMC1EN (бит 16) — Тактирование интерфейса карт SDMMC1.
• QSPIEN (бит 14) — Тактирование интерфейса Quad-SPI.
• FMCEN (бит 12) — Тактирование контроллера внешней памяти FMC.
• JPGDECEN (бит 5) — Тактирование кодека JPEG (только у STM32H743, STM32H750, STM32H753).
• DMA2DEN (бит 4) — Тактирование графического ускорителя DMA2D.
• MDMAEN (бит 0) — Тактирование главного контроллера MDMA.

RCC_AHB1ENR — тактирование блоков на шине AHB1

Смещение 0xD8, адрес 0x5802 44D8, 32 бит, после сброса 0x0000 0000. В коде: RCC->AHB1ENR.

• USB2OTGFSULPIEN (бит 28) — Тактирование интерфейса ULPI USB2 OTG FS.
• USB2OTGFSEN (бит 27) — Тактирование USB2 OTG FS.
• USB1OTGHSULPIEN (бит 26) — Тактирование интерфейса ULPI USB1 OTG HS.
• USB1OTGHSEN (бит 25) — Тактирование USB1 OTG HS.
• ETH1RXEN (бит 17) — Тактирование приёмника Ethernet.
• ETH1TXEN (бит 16) — Тактирование передатчика Ethernet.
• ETH1MACEN (бит 15) — Тактирование Ethernet MAC.
• ADC12EN (бит 5) — Тактирование АЦП ADC1 и ADC2.
• DMA2EN (бит 1) — Тактирование DMA2.
• DMA1EN (бит 0) — Тактирование DMA1.

RCC_AHB2ENR — тактирование блоков на шине AHB2

Смещение 0xDC, адрес 0x5802 44DC, 32 бит, после сброса 0x0000 0000. В коде: RCC->AHB2ENR.

• SRAM3EN (бит 31) — Тактирование SRAM3.
• SRAM2EN (бит 30) — Тактирование SRAM2.
• SRAM1EN (бит 29) — Тактирование SRAM1.
• SDMMC2EN (бит 9) — Тактирование интерфейса карт SDMMC2.
• RNGEN (бит 6) — Тактирование генератора случайных чисел RNG.
• HASHEN (бит 5) — Тактирование блока хеширования HASH (только у STM32H750, STM32H753).
• CRYPEN (бит 4) — Тактирование блока шифрования CRYP (только у STM32H750, STM32H753).
• DCMIEN (бит 0) — Тактирование интерфейса камеры DCMI.

RCC_AHB4ENR — тактирование блоков на шине AHB4

Смещение 0xE0, адрес 0x5802 44E0, 32 бит, после сброса 0x0000 0000. В коде: RCC->AHB4ENR.

• BKPRAMEN (бит 28) — Автономный режим BKPR: такт сохраняется, когда домен D3 работает без ядра.
• HSEMEN (бит 25) — Тактирование аппаратных семафоров HSEM.
• ADC3EN (бит 24) — Тактирование АЦП ADC3.
• BDMAEN (бит 21) — Тактирование DMA домена D3 (BDMA).
• CRCEN (бит 19) — Тактирование блока CRC.
• GPIOKEN (бит 10) — Тактирование порта K.
• GPIOJEN (бит 9) — Тактирование порта J.
• GPIOIEN (бит 8) — Тактирование порта I.
• GPIOHEN (бит 7) — Тактирование порта H.
• GPIOGEN (бит 6) — Тактирование порта G.
• GPIOFEN (бит 5) — Тактирование порта F.
• GPIOEEN (бит 4) — Тактирование порта E.
• GPIODEN (бит 3) — Тактирование порта D.
• GPIOCEN (бит 2) — Тактирование порта C.
• GPIOBEN (бит 1) — Тактирование порта B.
• GPIOAEN (бит 0) — Тактирование порта A.

RCC_APB3ENR — тактирование блоков на шине APB3

Смещение 0xE4, адрес 0x5802 44E4, 32 бит, после сброса 0x0000 0000. В коде: RCC->APB3ENR.

• WWDG1EN (бит 6) — Тактирование оконного сторожевого таймера WWDG1.
• LTDCEN (бит 3) — Тактирование контроллера дисплея LTDC (только у STM32H743, STM32H750, STM32H753).

RCC_APB1LENR — тактирование блоков на шине APB1, младшая часть

Смещение 0xE8, адрес 0x5802 44E8, 32 бит, после сброса 0x0000 0000. В коде: RCC->APB1LENR.

• UART8EN (бит 31) — Тактирование UART8.
• UART7EN (бит 30) — Тактирование UART7.
• DAC12EN (бит 29) — Тактирование ЦАП.
• CECEN (бит 27) — Тактирование HDMI-CEC.
• I2C3EN (бит 23) — Тактирование I2C3.
• I2C2EN (бит 22) — Тактирование I2C2.
• I2C1EN (бит 21) — Тактирование I2C1.
• UART5EN (бит 20) — Тактирование UART5.
• UART4EN (бит 19) — Тактирование UART4.
• USART3EN (бит 18) — Тактирование USART3.
• USART2EN (бит 17) — Тактирование USART2.
• SPDIFRXEN (бит 16) — Тактирование приёмника SPDIF.
• SPI3EN (бит 15) — Тактирование SPI3.
• SPI2EN (бит 14) — Тактирование SPI2.
• LPTIM1EN (бит 9) — Тактирование таймера LPTIM1.
• TIM14EN (бит 8) — Тактирование таймера TIM14.
• TIM13EN (бит 7) — Тактирование таймера TIM13.
• TIM12EN (бит 6) — Тактирование таймера TIM12.
• TIM7EN (бит 5) — Тактирование таймера TIM7.
• TIM6EN (бит 4) — Тактирование таймера TIM6.
• TIM5EN (бит 3) — Тактирование таймера TIM5.
• TIM4EN (бит 2) — Тактирование таймера TIM4.
• TIM3EN (бит 1) — Тактирование таймера TIM3.
• TIM2EN (бит 0) — Тактирование таймера TIM2.

RCC_APB1HENR — тактирование блоков на шине APB1, старшая часть

Смещение 0xEC, адрес 0x5802 44EC, 32 бит, после сброса 0x0000 0000. В коде: RCC->APB1HENR.

• FDCANEN (бит 8) — Тактирование FDCAN.
• MDIOSEN (бит 5) — Тактирование ведомого MDIO.
• OPAMPEN (бит 4) — Тактирование операционных усилителей.
• SWPMIEN (бит 2) — Тактирование интерфейса SWPMI.
• CRSEN (бит 1) — Тактирование блока подстройки HSI48 (CRS).

RCC_APB2ENR — тактирование блоков на шине APB2

Смещение 0xF0, адрес 0x5802 44F0, 32 бит, после сброса 0x0000 0000. В коде: RCC->APB2ENR.

• HRTIMEN (бит 29) — Тактирование таймера высокого разрешения HRTIM.
• DFSDM1EN (бит 28) — Тактирование цифрового фильтра DFSDM.
• SAI3EN (бит 24) — Тактирование аудиоинтерфейса SAI3.
• SAI2EN (бит 23) — Тактирование аудиоинтерфейса SAI2.
• SAI1EN (бит 22) — Тактирование аудиоинтерфейса SAI1.
• SPI5EN (бит 20) — Тактирование SPI5.
• TIM17EN (бит 18) — Тактирование таймера TIM17.
• TIM16EN (бит 17) — Тактирование таймера TIM16.
• TIM15EN (бит 16) — Тактирование таймера TIM15.
• SPI4EN (бит 13) — Тактирование SPI4.
• SPI1EN (бит 12) — Тактирование SPI1.
• USART6EN (бит 5) — Тактирование USART6.
• USART1EN (бит 4) — Тактирование USART1.
• TIM8EN (бит 1) — Тактирование таймера TIM8.
• TIM1EN (бит 0) — Тактирование таймера TIM1.

RCC_APB4ENR — тактирование блоков на шине APB4

Смещение 0xF4, адрес 0x5802 44F4, 32 бит, после сброса 0x0001 0000. В коде: RCC->APB4ENR.

• SAI4EN (бит 21) — Тактирование аудиоинтерфейса SAI4.
• RTCAPBEN (бит 16) — Тактирование интерфейса RTC на шине APB.
• VREFEN (бит 15) — Тактирование буфера опорного напряжения VREFBUF.
• COMP12EN (бит 14) — Тактирование компараторов COMP1 и COMP2.
• LPTIM5EN (бит 12) — Тактирование таймера LPTIM5.
• LPTIM4EN (бит 11) — Тактирование таймера LPTIM4.
• LPTIM3EN (бит 10) — Тактирование таймера LPTIM3.
• LPTIM2EN (бит 9) — Тактирование таймера LPTIM2.
• I2C4EN (бит 7) — Тактирование I2C4.
• SPI6EN (бит 5) — Тактирование SPI6.
• LPUART1EN (бит 3) — Тактирование LPUART1.
• SYSCFGEN (бит 1) — Тактирование SYSCFG.

RCC_AHB3LPENR — тактирование в режиме Sleep блоков на шине AHB3

Смещение 0xFC, адрес 0x5802 44FC, 32 бит, после сброса 0xF001 5131. В коде: RCC->AHB3LPENR.

• AXISRAMLPEN (бит 31) — Тактирование SRAM на шине AXI в режиме Sleep.
• ITCMLPEN (бит 30) — Тактирование памяти ITCM в режиме Sleep.
• DTCM2LPEN (бит 29) — Тактирование памяти DTCM (вторая половина) в режиме Sleep.
• DTCM1LPEN (бит 28) — Тактирование памяти DTCM (первая половина) в режиме Sleep.
• SDMMC1LPEN (бит 16) — Тактирование интерфейса карт SDMMC1 в режиме Sleep.
• QSPILPEN (бит 14) — Тактирование интерфейса Quad-SPI в режиме Sleep.
• FMCLPEN (бит 12) — Тактирование контроллера внешней памяти FMC в режиме Sleep.
• FLASHLPEN (бит 8) — Тактирование интерфейса флеш-памяти в режиме Sleep.
• JPGDECLPEN (бит 5) — Тактирование кодека JPEG в режиме Sleep (только у STM32H743, STM32H750, STM32H753).
• DMA2DLPEN (бит 4) — Тактирование графического ускорителя DMA2D в режиме Sleep.
• MDMALPEN (бит 0) — Тактирование главного контроллера MDMA в режиме Sleep.

RCC_AHB1LPENR — тактирование в режиме Sleep блоков на шине AHB1

Смещение 0x100, адрес 0x5802 4500, 32 бит, после сброса 0x1E03 C023. В коде: RCC->AHB1LPENR.

• USB2OTGFSULPILPEN (бит 28) — Тактирование интерфейса ULPI USB2 OTG FS в режиме Sleep.
• USB2OTGFSLPEN (бит 27) — Тактирование USB2 OTG FS в режиме Sleep.
• USB1OTGHSULPILPEN (бит 26) — Тактирование интерфейса ULPI USB1 OTG HS в режиме Sleep.
• USB1OTGHSLPEN (бит 25) — Тактирование USB1 OTG HS в режиме Sleep.
• ETH1RXLPEN (бит 17) — Тактирование приёмника Ethernet в режиме Sleep.
• ETH1TXLPEN (бит 16) — Тактирование передатчика Ethernet в режиме Sleep.
• ETH1MACLPEN (бит 15) — Тактирование Ethernet MAC в режиме Sleep.
• ADC12LPEN (бит 5) — Тактирование АЦП ADC1 и ADC2 в режиме Sleep.
• DMA2LPEN (бит 1) — Тактирование DMA2 в режиме Sleep.
• DMA1LPEN (бит 0) — Тактирование DMA1 в режиме Sleep.

RCC_AHB2LPENR — тактирование в режиме Sleep блоков на шине AHB2

Смещение 0x104, адрес 0x5802 4504, 32 бит, после сброса 0xE000 0271. В коде: RCC->AHB2LPENR.

• SRAM3LPEN (бит 31) — Тактирование SRAM3 в режиме Sleep.
• SRAM2LPEN (бит 30) — Тактирование SRAM2 в режиме Sleep.
• SRAM1LPEN (бит 29) — Тактирование SRAM1 в режиме Sleep.
• SDMMC2LPEN (бит 9) — Тактирование интерфейса карт SDMMC2 в режиме Sleep.
• RNGLPEN (бит 6) — Тактирование генератора случайных чисел RNG в режиме Sleep.
• HASHLPEN (бит 5) — Тактирование блока хеширования HASH в режиме Sleep (только у STM32H750, STM32H753).
• CRYPLPEN (бит 4) — Тактирование блока шифрования CRYP в режиме Sleep (только у STM32H750, STM32H753).
• DCMILPEN (бит 0) — Тактирование интерфейса камеры DCMI в режиме Sleep.

RCC_AHB4LPENR — тактирование в режиме Sleep блоков на шине AHB4

Смещение 0x108, адрес 0x5802 4508, 32 бит, после сброса 0x3128 07FF. В коде: RCC->AHB4LPENR.

• SRAM4LPEN (бит 29) — Тактирование SRAM4 в режиме Sleep.
• BKPRAMLPEN (бит 28) — Тактирование резервной SRAM в режиме Sleep.
• ADC3LPEN (бит 24) — Тактирование АЦП ADC3 в режиме Sleep.
• BDMALPEN (бит 21) — Тактирование DMA домена D3 (BDMA) в режиме Sleep.
• CRCLPEN (бит 19) — Тактирование блока CRC в режиме Sleep.
• GPIOKLPEN (бит 10) — Тактирование порта K в режиме Sleep.
• GPIOJLPEN (бит 9) — Тактирование порта J в режиме Sleep.
• GPIOILPEN (бит 8) — Тактирование порта I в режиме Sleep.
• GPIOHLPEN (бит 7) — Тактирование порта H в режиме Sleep.
• GPIOGLPEN (бит 6) — Тактирование порта G в режиме Sleep.
• GPIOFLPEN (бит 5) — Тактирование порта F в режиме Sleep.
• GPIOELPEN (бит 4) — Тактирование порта E в режиме Sleep.
• GPIODLPEN (бит 3) — Тактирование порта D в режиме Sleep.
• GPIOCLPEN (бит 2) — Тактирование порта C в режиме Sleep.
• GPIOBLPEN (бит 1) — Тактирование порта B в режиме Sleep.
• GPIOALPEN (бит 0) — Тактирование порта A в режиме Sleep.

RCC_APB3LPENR — тактирование в режиме Sleep блоков на шине APB3

Смещение 0x10C, адрес 0x5802 450C, 32 бит, после сброса 0x0000 0058. В коде: RCC->APB3LPENR.

• WWDG1LPEN (бит 6) — Тактирование оконного сторожевого таймера WWDG1 в режиме Sleep.
• LTDCLPEN (бит 3) — Тактирование контроллера дисплея LTDC в режиме Sleep (только у STM32H743, STM32H750, STM32H753).

RCC_APB1LLPENR — тактирование в режиме Sleep блоков на шине APB1, младшая часть

Смещение 0x110, адрес 0x5802 4510, 32 бит, после сброса 0xE8FF CBFF. В коде: RCC->APB1LLPENR.

• UART8LPEN (бит 31) — Тактирование UART8 в режиме Sleep.
• UART7LPEN (бит 30) — Тактирование UART7 в режиме Sleep.
• DAC12LPEN (бит 29) — Тактирование ЦАП в режиме Sleep.
• CECLPEN (бит 27) — Тактирование HDMI-CEC в режиме Sleep.
• I2C3LPEN (бит 23) — Тактирование I2C3 в режиме Sleep.
• I2C2LPEN (бит 22) — Тактирование I2C2 в режиме Sleep.
• I2C1LPEN (бит 21) — Тактирование I2C1 в режиме Sleep.
• UART5LPEN (бит 20) — Тактирование UART5 в режиме Sleep.
• UART4LPEN (бит 19) — Тактирование UART4 в режиме Sleep.
• USART3LPEN (бит 18) — Тактирование USART3 в режиме Sleep.
• USART2LPEN (бит 17) — Тактирование USART2 в режиме Sleep.
• SPDIFRXLPEN (бит 16) — Тактирование приёмника SPDIF в режиме Sleep.
• SPI3LPEN (бит 15) — Тактирование SPI3 в режиме Sleep.
• SPI2LPEN (бит 14) — Тактирование SPI2 в режиме Sleep.
• LPTIM1LPEN (бит 9) — Тактирование таймера LPTIM1 в режиме Sleep.
• TIM14LPEN (бит 8) — Тактирование таймера TIM14 в режиме Sleep.
• TIM13LPEN (бит 7) — Тактирование таймера TIM13 в режиме Sleep.
• TIM12LPEN (бит 6) — Тактирование таймера TIM12 в режиме Sleep.
• TIM7LPEN (бит 5) — Тактирование таймера TIM7 в режиме Sleep.
• TIM6LPEN (бит 4) — Тактирование таймера TIM6 в режиме Sleep.
• TIM5LPEN (бит 3) — Тактирование таймера TIM5 в режиме Sleep.
• TIM4LPEN (бит 2) — Тактирование таймера TIM4 в режиме Sleep.
• TIM3LPEN (бит 1) — Тактирование таймера TIM3 в режиме Sleep.
• TIM2LPEN (бит 0) — Тактирование таймера TIM2 в режиме Sleep.

RCC_APB1HLPENR — тактирование в режиме Sleep блоков на шине APB1, старшая часть

Смещение 0x114, адрес 0x5802 4514, 32 бит, после сброса 0x0000 0136. В коде: RCC->APB1HLPENR.

• FDCANLPEN (бит 8) — Тактирование FDCAN в режиме Sleep.
• MDIOSLPEN (бит 5) — Тактирование ведомого MDIO в режиме Sleep.
• OPAMPLPEN (бит 4) — Тактирование операционных усилителей в режиме Sleep.
• SWPMILPEN (бит 2) — Тактирование интерфейса SWPMI в режиме Sleep.
• CRSLPEN (бит 1) — Тактирование блока подстройки HSI48 (CRS) в режиме Sleep.

RCC_APB2LPENR — тактирование в режиме Sleep блоков на шине APB2

Смещение 0x118, адрес 0x5802 4518, 32 бит, после сброса 0x31D7 3033. В коде: RCC->APB2LPENR.

• HRTIMLPEN (бит 29) — Тактирование таймера высокого разрешения HRTIM в режиме Sleep.
• DFSDM1LPEN (бит 28) — Тактирование цифрового фильтра DFSDM в режиме Sleep.
• SAI3LPEN (бит 24) — Тактирование аудиоинтерфейса SAI3 в режиме Sleep.
• SAI2LPEN (бит 23) — Тактирование аудиоинтерфейса SAI2 в режиме Sleep.
• SAI1LPEN (бит 22) — Тактирование аудиоинтерфейса SAI1 в режиме Sleep.
• SPI5LPEN (бит 20) — Тактирование SPI5 в режиме Sleep.
• TIM17LPEN (бит 18) — Тактирование таймера TIM17 в режиме Sleep.
• TIM16LPEN (бит 17) — Тактирование таймера TIM16 в режиме Sleep.
• TIM15LPEN (бит 16) — Тактирование таймера TIM15 в режиме Sleep.
• SPI4LPEN (бит 13) — Тактирование SPI4 в режиме Sleep.
• SPI1LPEN (бит 12) — Тактирование SPI1 в режиме Sleep.
• USART6LPEN (бит 5) — Тактирование USART6 в режиме Sleep.
• USART1LPEN (бит 4) — Тактирование USART1 в режиме Sleep.
• TIM8LPEN (бит 1) — Тактирование таймера TIM8 в режиме Sleep.
• TIM1LPEN (бит 0) — Тактирование таймера TIM1 в режиме Sleep.

RCC_APB4LPENR — тактирование в режиме Sleep блоков на шине APB4

Смещение 0x11C, адрес 0x5802 451C, 32 бит, после сброса 0x0421 DEAA. В коде: RCC->APB4LPENR.

• SAI4LPEN (бит 21) — Тактирование аудиоинтерфейса SAI4 в режиме Sleep.
• RTCAPBLPEN (бит 16) — Тактирование интерфейса RTC на шине APB в режиме Sleep.
• VREFLPEN (бит 15) — Тактирование буфера опорного напряжения VREFBUF в режиме Sleep.
• COMP12LPEN (бит 14) — Тактирование компараторов COMP1 и COMP2 в режиме Sleep.
• LPTIM5LPEN (бит 12) — Тактирование таймера LPTIM5 в режиме Sleep.
• LPTIM4LPEN (бит 11) — Тактирование таймера LPTIM4 в режиме Sleep.
• LPTIM3LPEN (бит 10) — Тактирование таймера LPTIM3 в режиме Sleep.
• LPTIM2LPEN (бит 9) — Тактирование таймера LPTIM2 в режиме Sleep.
• I2C4LPEN (бит 7) — Тактирование I2C4 в режиме Sleep.
• SPI6LPEN (бит 5) — Тактирование SPI6 в режиме Sleep.
• LPUART1LPEN (бит 3) — Тактирование LPUART1 в режиме Sleep.
• SYSCFGLPEN (бит 1) — Тактирование SYSCFG в режиме Sleep.