Перейти к содержанию

Регистры SPI STM32L0

Регистры SPI1 и SPI2 STM32L0x1: ведущий и ведомый режимы, полярность и фаза тактового сигнала, делитель скорости, кадр 8 или 16 бит, аппаратный CRC и режим I2S у SPI2.

Содержание

SPI STM32L0x1 — классический блок без FIFO: длину кадра 8 или 16 бит задаёт бит DFF, флаги TXE и RXNE показывают одно слово в буфере. Скорость — fPCLK / 2…256 (поле BR). У SPI2 есть режим I2S с регистрами SPI_I2SCFGR и SPI_I2SPR, у SPI1 его нет (RM0377, таблица 134 и раздел 26.7).

Перед изменением режима, CPOL, CPHA и BR выключите SPI битом SPE. В ведущем режиме с программным NSS установите SSM и SSI, иначе блок переходит в ведомый режим с флагом MODF.

ЭкземплярБазовый адресЕсть у
SPI20x4000 3800STM32L051, STM32L071, STM32L081
SPI10x4001 3000всех

Регистры блока

РегистрСмещениеНазначениеПосле сброса
SPI_CR10x00Режим, скорость и формат кадра SPI0x0000
SPI_CR20x04Прерывания, DMA и вывод NSS0x0000
SPI_SR0x08Флаги состояния и ошибок0x0002
SPI_DR0x0CДанные0x0000
SPI_CRCPR0x10Полином CRC0x0007
SPI_RXCRCR0x14CRC принятых данных0x0000
SPI_TXCRCR0x18CRC переданных данных0x0000
SPI_I2SCFGR0x1CНастройка режима I2S0x0000
SPI_I2SPR0x20Делитель частоты I2S0x0002

Конструктор значения

Выберите регистр и значения полей — конструктор покажет 32-битное значение и строку на C с макросами CMSIS. Поля, которые вы не меняете, берутся из значения после сброса.

Значение: 0x00000000

0000 0000 0000 0000 0000 0000 0000 0000

SPI2->CR1 = 0x00000000;

SPI_CR1 — режим, скорость и формат кадра SPI

Смещение 0x00, 32 бит, после сброса 0x0000. В коде: SPI2->CR1.

31302928272625242322212019181716
—
1514131211109876543210
BIDIMODEBIDIOECRCENCRCNEXTDFFRXONLYSSMSSILSBFIRSTSPEBRMSTRCPOLCPHA
  • BIDIMODE (бит 15) — Двунаправленный обмен по одной линии данных.
  • BIDIOE (бит 14) — Направление в двунаправленном режиме: приём или передача.
    BIDIOEЗначение
    0Приём
    1Передача
  • CRCEN (бит 13) — Аппаратный расчёт CRC; меняется при выключенном SPI.
  • CRCNEXT (бит 12) — Следующей передаётся CRC.
  • DFF (бит 11) — Размер кадра: 8 или 16 бит; меняется при выключенном SPI.
    DFFЗначение
    08 бит
    116 бит
  • RXONLY (бит 10) — Только приём в двухпроводном режиме.
  • SSM (бит 9) — Программное управление NSS: вместо вывода берётся бит SSI.
  • SSI (бит 8) — Уровень NSS при программном управлении.
  • LSBFIRST (бит 7) — Порядок битов в кадре.
    LSBFIRSTЗначение
    0Старшим битом вперёд
    1Младшим битом вперёд
  • SPE (бит 6) — Включение SPI.
  • BR (биты 5:3) — Делитель частоты SCK от частоты шины.
    BRЗначение
    000fPCLK / 2
    001fPCLK / 4
    010fPCLK / 8
    011fPCLK / 16
    100fPCLK / 32
    101fPCLK / 64
    110fPCLK / 128
    111fPCLK / 256
  • MSTR (бит 2) — Ведущий или ведомый.
    MSTRЗначение
    0Ведомый
    1Ведущий
  • CPOL (бит 1) — Уровень SCK в паузе.
    CPOLЗначение
    0Низкий уровень
    1Высокий уровень
  • CPHA (бит 0) — Фронт SCK, по которому захватываются данные.
    CPHAЗначение
    0Первый фронт SCK
    1Второй фронт SCK

SPI_CR2 — прерывания, DMA и вывод NSS

Смещение 0x04, 32 бит, после сброса 0x0000. В коде: SPI2->CR2.

31302928272625242322212019181716
—
1514131211109876543210
—TXEIERXNEIEERRIEFRF—SSOETXDMAENRXDMAEN
  • TXEIE (бит 7) — Прерывание по флагу TXE.
  • RXNEIE (бит 6) — Прерывание по флагу RXNE.
  • ERRIE (бит 5) — Прерывание по ошибкам: CRCERR, OVR и MODF, в режиме I2S — UDR и OVR.
  • FRF (бит 4) — Протокол: Motorola или TI.
    FRFЗначение
    0Motorola
    1TI
  • SSOE (бит 2) — Выход NSS у ведущего; с ним работа с другими ведущими невозможна.
  • TXDMAEN (бит 1) — Запрос DMA по флагу TXE.
  • RXDMAEN (бит 0) — Запрос DMA по флагу RXNE.

SPI_SR — флаги состояния и ошибок

Смещение 0x08, 32 бит, после сброса 0x0002. В коде: SPI2->SR.

31302928272625242322212019181716
—
1514131211109876543210
—FREBSYOVRMODFCRCERRUDRCHSIDETXERXNE
  • FRE (бит 8) — Ошибка формата кадра (ведомый TI или I2S); сбрасывается чтением SR.
  • BSY (бит 7) — Занят: идёт обмен или буфер передачи не пуст.
  • OVR (бит 6) — Переполнение: принятые данные не прочитаны вовремя.
  • MODF (бит 5) — Ошибка режима: у ведущего низкий уровень NSS.
  • CRCERR (бит 4) — Ошибка CRC; сбрасывается записью 0.
  • UDR (бит 3) — Опустошение в режиме I2S: данные для передачи не записаны вовремя.
  • CHSIDE (бит 2) — Канал I2S текущих данных: левый или правый.
    CHSIDEЗначение
    0Левый
    1Правый
  • TXE (бит 1) — Буфер передачи пуст.
  • RXNE (бит 0) — Буфер приёма не пуст.

SPI_DR — данные

Смещение 0x0C, 32 бит, после сброса 0x0000. В коде: SPI2->DR.

31302928272625242322212019181716
—
1514131211109876543210
DR
  • DR (биты 15:0) — Данные: запись — в буфер передачи, чтение — из буфера приёма.

SPI_CRCPR — полином CRC

Смещение 0x10, 32 бит, после сброса 0x0007. В коде: SPI2->CRCPR.

31302928272625242322212019181716
—
1514131211109876543210
CRCPOLY
  • CRCPOLY (биты 15:0) — Полином CRC; после сброса 0x0007.

SPI_RXCRCR — cRC принятых данных

Смещение 0x14, 32 бит, после сброса 0x0000. В коде: SPI2->RXCRCR.

31302928272625242322212019181716
—
1514131211109876543210
RXCRC
  • RXCRC (биты 15:0) — CRC, вычисленная по принятым данным.

SPI_TXCRCR — cRC переданных данных

Смещение 0x18, 32 бит, после сброса 0x0000. В коде: SPI2->TXCRCR.

31302928272625242322212019181716
—
1514131211109876543210
TXCRC
  • TXCRC (биты 15:0) — CRC, вычисленная по переданным данным.

SPI_I2SCFGR — настройка режима I2S

Смещение 0x1C, 32 бит, после сброса 0x0000; регистр есть только у STM32L051, STM32L071, STM32L081. В коде: SPI2->I2SCFGR.

31302928272625242322212019181716
—
1514131211109876543210
—I2SMODI2SEI2SCFGPCMSYNC—I2SSTDCKPOLDATLENCHLEN
  • I2SMOD (бит 11) — Режим блока: SPI или I2S.
    I2SMODЗначение
    0SPI
    1I2S
  • I2SE (бит 10) — Включение I2S.
  • I2SCFG (биты 9:8) — Роль и направление I2S.
    I2SCFGЗначение
    00Ведомый, передача
    01Ведомый, приём
    10Ведущий, передача
    11Ведущий, приём
  • PCMSYNC (бит 7) — Синхронизация кадра в стандарте PCM.
    PCMSYNCЗначение
    0Короткая
    1Длинная
  • I2SSTD (биты 5:4) — Стандарт протокола I2S.
    I2SSTDЗначение
    00I2S Philips
    01Выравнивание по старшему биту (left justified)
    10Выравнивание по младшему биту (right justified)
    11PCM
  • CKPOL (бит 3) — Уровень тактового сигнала I2S в паузе.
    CKPOLЗначение
    0Низкий уровень
    1Высокий уровень
  • DATLEN (биты 2:1) — Длина данных.
    DATLENЗначение
    0016 бит
    0124 бита
    1032 бита
    11Недопустимо
  • CHLEN (бит 0) — Длина канала; действует только при 16-битных данных.
    CHLENЗначение
    016 бит
    132 бита

SPI_I2SPR — делитель частоты I2S

Смещение 0x20, 32 бит, после сброса 0x0002; регистр есть только у STM32L051, STM32L071, STM32L081. В коде: SPI2->I2SPR.

31302928272625242322212019181716
—
1514131211109876543210
—MCKOEODDI2SDIV
  • MCKOE (бит 9) — Выход опорной частоты MCK у ведущего.
  • ODD (бит 8) — Нечётный делитель: 2 × I2SDIV + 1.
  • I2SDIV (биты 7:0) — Линейный делитель частоты I2S.

Частые вопросы

Почему SPI STM32L0 сразу сбрасывает MSTR?

Сработала защита от конфликта ведущих: вход NSS оказался низким. При программном управлении NSS установите в SPI_CR1 биты SSM и SSI или настройте вывод NSS на выход битом SSOE регистра SPI_CR2.

Есть ли I2S у STM32L031?

Нет: в STM32L0x1 I2S есть только у SPI2, а SPI2 есть у STM32L051, L071 и L081. У L011, L021, L031 и L041 один SPI1 без I2S.

Источники

  1. STMicroelectronics. RM0377: Reference manual (Rev 10) — раздел 26.7: описание регистров, назначение полей и значения после сброса
  2. STMicroelectronics. cmsis-device-l0 v1.9.4: заголовки CMSIS stm32l011xx.h, stm32l021xx.h, stm32l031xx.h, stm32l041xx.h, stm32l051xx.h, stm32l071xx.h, stm32l081xx.h — структуры периферии, смещения, адреса экземпляров и макросы полей; лицензия Apache-2.0

Нашли ошибку в регистрах?

Другие регистры STM32L0

Калькуляторы и статьи