Регистры TIM STM32L0

Регистры таймеров STM32L0x1: 16-битные таймеры общего назначения TIM2 и TIM3 с четырьмя каналами, TIM21 и TIM22 с двумя каналами, базовые TIM6 и TIM7 — счёт, захват, сравнение, ШИМ, энкодер и синхронизация.

У STM32L0 нет расширенных таймеров с комплементарными выходами: все таймеры 16-битные. TIM2 и TIM3 (TIM3 — у L071 и L081) — по четыре канала захвата и сравнения, TIM21 и TIM22 (TIM22 — кроме L011 и L021) — по два, TIM6 (у L051, L071, L081) и TIM7 (у L071, L081) — базовые таймеры для отсчёта времени. Частота счёта = fCK / (PSC + 1), период — ARR + 1 тактов (RM0377, разделы 16.4, 17.4 и 18.4).

Регистры TIM2_OR, TIM3_OR, TIM21_OR и TIM22_OR переназначают входы на внутренние сигналы (LSE, HSI16, компараторы) и на этой странице не показаны: у каждого таймера свой набор битов.

Экземпляр	Базовый адрес	Есть у
TIM2	0x4000 0000	всех
TIM3	0x4000 0400	STM32L071, STM32L081
TIM6	0x4000 1000	STM32L051, STM32L071, STM32L081
TIM7	0x4000 1400	STM32L071, STM32L081
TIM21	0x4001 0800	всех
TIM22	0x4001 1400	STM32L031, STM32L041, STM32L051, STM32L071, STM32L081

Регистры блока

Регистр	Смещение	Назначение	После сброса
TIMx_CR1	0x00	Счёт, режим одного импульса, буферизация	0x0000
TIMx_CR2	0x04	Ведущий режим, DMA, состояния выходов	0x0000
TIMx_SMCR	0x08	Ведомый режим, триггер и внешний такт	0x0000
TIMx_DIER	0x0C	Разрешение прерываний и запросов DMA	0x0000
TIMx_SR	0x10	Флаги прерываний	0x0000
TIMx_EGR	0x14	Программные события	0x0000
TIMx_CCMR1	0x18	Режимы каналов 1 и 2	0x0000
TIMx_CCMR2	0x1C	Режимы каналов 3 и 4	0x0000
TIMx_CCER	0x20	Включение и полярность каналов	0x0000
TIMx_CNT	0x24	Счётчик	0x0000
TIMx_PSC	0x28	Предделитель	0x0000
TIMx_ARR	0x2C	Период (значение перезагрузки)	TIM2, TIM3: 0xFFFF FFFF (так в руководстве; TIM2 и TIM3 STM32L0 — 16-битные таймеры, биты 31:16 их ARR зарезервированы); TIM21, TIM22, TIM6, TIM7: 0xFFFF
TIMx_CCR1	0x34	Сравнение и захват, канал 1	0x0000
TIMx_CCR2	0x38	Сравнение и захват, канал 2	0x0000
TIMx_CCR3	0x3C	Сравнение и захват, канал 3	0x0000
TIMx_CCR4	0x40	Сравнение и захват, канал 4	0x0000
TIMx_DCR	0x48	Пакетная передача DMA	0x0000
TIMx_DMAR	0x4C	Адрес пакетной передачи DMA	0x0000

Конструктор значения

Выберите регистр и значения полей — конструктор покажет 32-битное значение и строку на C с макросами CMSIS. Поля, которые вы не меняете, берутся из значения после сброса.

РегистрЭкземпляр

CKD [9:8]Период дискретизации цифровых фильтров tDTS относительно такта таймераARPE [7]Буферизация ARR: новое значение действует с события обновленияCMS [6:5]Счёт по фронту или центрированный (вверх и вниз)DIR [4]Направление счётаOPM [3]Режим одного импульса: счётчик останавливается на событии обновленияURS [2]Что вызывает прерывание и запрос DMA обновленияUDIS [1]Запрет события обновленияCEN [0]Включение счётчика

Значение: 0x00000000

0000 0000 0000 0000 0000 0000 0000 0000

TIM2->CR1 = 0x00000000;

TIMx_CR1 — счёт, режим одного импульса, буферизация

Смещение 0x00, 32 бит, после сброса 0x0000. В коде: TIM2->CR1.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—						CKD		ARPE	CMS		DIR	OPM	URS	UDIS	CEN

CKD (биты 9:8) — Период дискретизации цифровых фильтров tDTS относительно такта таймера.
ARPE (бит 7) — Буферизация ARR: новое значение действует с события обновления.
CMS (биты 6:5) — Счёт по фронту или центрированный (вверх и вниз).
DIR (бит 4) — Направление счёта.
OPM (бит 3) — Режим одного импульса: счётчик останавливается на событии обновления.
URS (бит 2) — Что вызывает прерывание и запрос DMA обновления.
UDIS (бит 1) — Запрет события обновления.
CEN (бит 0) — Включение счётчика.

TIMx_CR2 — ведущий режим, DMA, состояния выходов

Смещение 0x04, 32 бит, после сброса 0x0000. В коде: TIM2->CR2.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								TI1S	MMS			CCDS	—

TI1S (бит 7) — Вход TI1: вывод CH1 или исключающее ИЛИ выводов CH1–CH3 (датчики Холла).
MMS (биты 6:4) — Сигнал TRGO для ведомых таймеров, АЦП и ЦАП.
CCDS (бит 3) — Запросы DMA каналов: по событию канала или по обновлению.

TIMx_SMCR — ведомый режим, триггер и внешний такт

Смещение 0x08, 32 бит, после сброса 0x0000. В коде: TIM2->SMCR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS		ETF				MSM	TS			—	SMS

ETP (бит 15) — Полярность внешнего входа ETR.
ECE (бит 14) — Внешнее тактирование, режим 2: счёт по фронтам ETR.
ETPS (биты 13:12) — Предделитель входа ETR: частота ETRP не выше 1/4 такта таймера.
ETF (биты 11:8) — Цифровой фильтр входа ETR.
MSM (бит 7) — Задержка события TRGI для синхронного запуска ведомых таймеров.
TS (биты 6:4) — Источник триггера TRGI.
SMS (биты 2:0) — Режим ведомого: энкодер, сброс, пропуск, запуск или внешнее тактирование.

TIMx_DIER — разрешение прерываний и запросов DMA

Смещение 0x0C, 32 бит, после сброса 0x0000. В коде: TIM2->DIER.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—	TDE	—	CC4DE	CC3DE	CC2DE	CC1DE	UDE	—	TIE	—	CC4IE	CC3IE	CC2IE	CC1IE	UIE

TDE (бит 14) — Запрос DMA по триггеру.
CC4DE (бит 12) — Запрос DMA канала 4.
CC3DE (бит 11) — Запрос DMA канала 3.
CC2DE (бит 10) — Запрос DMA канала 2.
CC1DE (бит 9) — Запрос DMA канала 1.
UDE (бит 8) — Запрос DMA по обновлению.
TIE (бит 6) — Прерывание по триггеру.
CC4IE (бит 4) — Прерывание канала 4.
CC3IE (бит 3) — Прерывание канала 3.
CC2IE (бит 2) — Прерывание канала 2.
CC1IE (бит 1) — Прерывание канала 1.
UIE (бит 0) — Прерывание по обновлению.

TIMx_SR — флаги прерываний

Смещение 0x10, 32 бит, после сброса 0x0000. В коде: TIM2->SR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—			CC4OF	CC3OF	CC2OF	CC1OF	—		TIF	—	CC4IF	CC3IF	CC2IF	CC1IF	UIF

CC4OF (бит 12) — Повторный захват канала 4, пока флаг CC4IF не сброшен.
CC3OF (бит 11) — Повторный захват канала 3, пока флаг CC3IF не сброшен.
CC2OF (бит 10) — Повторный захват канала 2, пока флаг CC2IF не сброшен.
CC1OF (бит 9) — Повторный захват канала 1, пока флаг CC1IF не сброшен.
TIF (бит 6) — Флаг триггера.
CC4IF (бит 4) — Флаг канала 4: совпадение при сравнении или захват; сбрасывается записью 0, при захвате — и чтением CCR4.
CC3IF (бит 3) — Флаг канала 3: совпадение при сравнении или захват; сбрасывается записью 0, при захвате — и чтением CCR3.
CC2IF (бит 2) — Флаг канала 2: совпадение при сравнении или захват; сбрасывается записью 0, при захвате — и чтением CCR2.
CC1IF (бит 1) — Флаг канала 1: совпадение при сравнении или захват; сбрасывается записью 0, при захвате — и чтением CCR1.
UIF (бит 0) — Флаг обновления; сбрасывается записью 0.

TIMx_EGR — программные события

Смещение 0x14, 32 бит, после сброса 0x0000. В коде: TIM2->EGR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—									TG	—	CC4G	CC3G	CC2G	CC1G	UG

TG (бит 6) — Программный триггер.
CC4G (бит 4) — Программное событие канала 4.
CC3G (бит 3) — Программное событие канала 3.
CC2G (бит 2) — Программное событие канала 2.
CC1G (бит 1) — Программное событие канала 1.
UG (бит 0) — Программное обновление: перезапуск счётчика и загрузка буферов.

TIMx_CCMR1 — режимы каналов 1 и 2

Смещение 0x18, 32 бит, после сброса 0x0000. В коде: TIM2->CCMR1.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2CE	OC2M			OC2PE	OC2FE	CC2S		OC1CE	OC1M			OC1PE	OC1FE	CC1S

OC2CE (бит 15) — Сброс OC2REF высоким уровнем на входе ETRF.
IC2F (биты 15:12) — Цифровой фильтр входа 2 (режим захвата).
OC2M (биты 14:12) — Режим выхода 2: ШИМ, переключение, принудительный уровень.
OC2PE (бит 11) — Буферизация CCR2: новое значение с события обновления.
IC2PSC (биты 11:10) — Предделитель захвата 2: каждое 1, 2, 4 или 8-е событие (режим захвата).
OC2FE (бит 10) — Ускоренная реакция выхода 2 на триггер (режимы ШИМ).
CC2S (биты 9:8) — Канал 2: выход или вход и источник захвата; меняется при CC2E = 0.
OC1CE (бит 7) — Сброс OC1REF высоким уровнем на входе ETRF.
IC1F (биты 7:4) — Цифровой фильтр входа 1 (режим захвата).
OC1M (биты 6:4) — Режим выхода 1: ШИМ, переключение, принудительный уровень.
OC1PE (бит 3) — Буферизация CCR1: новое значение с события обновления.
IC1PSC (биты 3:2) — Предделитель захвата 1: каждое 1, 2, 4 или 8-е событие (режим захвата).
OC1FE (бит 2) — Ускоренная реакция выхода 1 на триггер (режимы ШИМ).
CC1S (биты 1:0) — Канал 1: выход или вход и источник захвата; меняется при CC1E = 0.

TIMx_CCMR2 — режимы каналов 3 и 4

Смещение 0x1C, 32 бит, после сброса 0x0000. В коде: TIM2->CCMR2.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC4CE	OC4M			OC4PE	OC4FE	CC4S		OC3CE	OC3M			OC3PE	OC3FE	CC3S

OC4CE (бит 15) — Сброс OC4REF высоким уровнем на входе ETRF.
IC4F (биты 15:12) — Цифровой фильтр входа 4 (режим захвата).
OC4M (биты 14:12) — Режим выхода 4: ШИМ, переключение, принудительный уровень.
OC4PE (бит 11) — Буферизация CCR4: новое значение с события обновления.
IC4PSC (биты 11:10) — Предделитель захвата 4: каждое 1, 2, 4 или 8-е событие (режим захвата).
OC4FE (бит 10) — Ускоренная реакция выхода 4 на триггер (режимы ШИМ).
CC4S (биты 9:8) — Канал 4: выход или вход и источник захвата; меняется при CC4E = 0.
OC3CE (бит 7) — Сброс OC3REF высоким уровнем на входе ETRF.
IC3F (биты 7:4) — Цифровой фильтр входа 3 (режим захвата).
OC3M (биты 6:4) — Режим выхода 3: ШИМ, переключение, принудительный уровень.
OC3PE (бит 3) — Буферизация CCR3: новое значение с события обновления.
IC3PSC (биты 3:2) — Предделитель захвата 3: каждое 1, 2, 4 или 8-е событие (режим захвата).
OC3FE (бит 2) — Ускоренная реакция выхода 3 на триггер (режимы ШИМ).
CC3S (биты 1:0) — Канал 3: выход или вход и источник захвата; меняется при CC3E = 0.

TIMx_CCER — включение и полярность каналов

Смещение 0x20, 32 бит, после сброса 0x0000. В коде: TIM2->CCER.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CC4NP	—	CC4P	CC4E	CC3NP	—	CC3P	CC3E	CC2NP	—	CC2P	CC2E	CC1NP	—	CC1P	CC1E

CC4NP (бит 15) — Полярность комплементарного выхода 4N.
CC4P (бит 13) — Полярность выхода 4; в режиме захвата — фронт захвата.
CC4E (бит 12) — Включение выхода 4; в режиме захвата — разрешение захвата.
CC3NP (бит 11) — Полярность комплементарного выхода 3N.
CC3P (бит 9) — Полярность выхода 3; в режиме захвата — фронт захвата.
CC3E (бит 8) — Включение выхода 3; в режиме захвата — разрешение захвата.
CC2NP (бит 7) — Полярность комплементарного выхода 2N.
CC2P (бит 5) — Полярность выхода 2; в режиме захвата — фронт захвата.
CC2E (бит 4) — Включение выхода 2; в режиме захвата — разрешение захвата.
CC1NP (бит 3) — Полярность комплементарного выхода 1N.
CC1P (бит 1) — Полярность выхода 1; в режиме захвата — фронт захвата.
CC1E (бит 0) — Включение выхода 1; в режиме захвата — разрешение захвата.

TIMx_CNT — счётчик

Смещение 0x24, 32 бит, после сброса 0x0000. В коде: TIM2->CNT.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT

CNT (биты 15:0) — Значение счётчика: 16 бит у всех таймеров STM32L0.

TIMx_PSC — предделитель

Смещение 0x28, 32 бит, после сброса 0x0000. В коде: TIM2->PSC.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC

PSC (биты 15:0) — Предделитель: частота счёта = такт таймера / (PSC + 1).

TIMx_ARR — период (значение перезагрузки)

Смещение 0x2C, 32 бит, после сброса TIM2, TIM3: 0xFFFF FFFF (так в руководстве; TIM2 и TIM3 STM32L0 — 16-битные таймеры, биты 31:16 их ARR зарезервированы); TIM21, TIM22, TIM6, TIM7: 0xFFFF. В коде: TIM2->ARR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR

ARR (биты 15:0) — Период: счётчик считает от 0 до ARR, всего ARR + 1 отсчётов.

TIMx_CCR1 — сравнение и захват, канал 1

Смещение 0x34, 32 бит, после сброса 0x0000. В коде: TIM2->CCR1.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1

CCR1 (биты 15:0) — Значение сравнения канала 1 или захваченное значение счётчика.

TIMx_CCR2 — сравнение и захват, канал 2

Смещение 0x38, 32 бит, после сброса 0x0000. В коде: TIM2->CCR2.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR2

CCR2 (биты 15:0) — Значение сравнения канала 2 или захваченное значение счётчика.

TIMx_CCR3 — сравнение и захват, канал 3

Смещение 0x3C, 32 бит, после сброса 0x0000. В коде: TIM2->CCR3.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3

CCR3 (биты 15:0) — Значение сравнения канала 3 или захваченное значение счётчика.

TIMx_CCR4 — сравнение и захват, канал 4

Смещение 0x40, 32 бит, после сброса 0x0000. В коде: TIM2->CCR4.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4

CCR4 (биты 15:0) — Значение сравнения канала 4 или захваченное значение счётчика.

TIMx_DCR — пакетная передача DMA

Смещение 0x48, 32 бит, после сброса 0x0000. В коде: TIM2->DCR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—			DBL					—			DBA

DBL (биты 12:8) — Число передач в пакете DMA: DBL + 1.
DBA (биты 4:0) — Первый регистр пакета DMA: смещение от CR1 в словах.

TIMx_DMAR — адрес пакетной передачи DMA

Смещение 0x4C, 32 бит, после сброса 0x0000. В коде: TIM2->DMAR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB

DMAB (биты 15:0) — Окно пакетного обмена DMA с регистрами таймера.

Частые вопросы

Как получить ШИМ 1 кГц на TIM2 STM32L0 при 32 МГц?

PSC = 31 (такт счёта 1 МГц), ARR = 999. Канал 1 в режиме ШИМ 1: CCMR1.OC1M = 110 и OC1PE = 1, коэффициент заполнения — CCR1 / 1000. Включите выход битом CC1E и счётчик битом CEN, перед этим один раз запишите UG.

Чем TIM21 отличается от TIM2?

У TIM21 и TIM22 только два канала и нет DMA, зато они тактируются с шины APB2 и могут работать в ведомом режиме с TIM2. По регистрам это подмножество TIM2.

Источники

STMicroelectronics. RM0377: Reference manual (Rev 10) — раздел 16.4: описание регистров, назначение полей и значения после сброса
STMicroelectronics. cmsis-device-l0 v1.9.4: заголовки CMSIS stm32l011xx.h, stm32l021xx.h, stm32l031xx.h, stm32l041xx.h, stm32l051xx.h, stm32l071xx.h, stm32l081xx.h — структуры периферии, смещения, адреса экземпляров и макросы полей; лицензия Apache-2.0

Нашли ошибку в регистрах?