Регистры DMA STM32L4
Регистры DMA1 и DMA2 STM32L4: по 7 каналов, флаги окончания, половины и ошибки передачи и их сброс, направление и размер данных, инкремент адресов, циклический режим, приоритет, число передач и выбор запроса периферии для каждого канала.
Каналы DMA STM32L4 устроены как у STM32F1 (CCR, CNDTR, CPAR, CMAR), но к каждому каналу подходит несколько запросов: нужный выбирают четырёхбитным полем CxS регистра DMA_CSELR, у каждого DMA свой CSELR по смещению 0xA8. Таблица запросов — в разделе 11.3.2 RM0351 (раздел 11.6).
Канал настраивают при EN = 0: адреса, число передач, размеры, затем EN = 1. Флаги сбрасываются записью 1 в IFCR. DMA1 и DMA2 тактируются битами DMA1EN и DMA2EN в RCC_AHB1ENR.
| Экземпляр | Базовый адрес | Есть у |
|---|---|---|
| DMA1 | 0x4002 0000 | всех |
| DMA2 | 0x4002 0400 | всех |
| DMA1_Channel1 | 0x4002 0008 | всех |
| DMA1_Channel2 | 0x4002 001C | всех |
| DMA1_Channel3 | 0x4002 0030 | всех |
| DMA1_Channel4 | 0x4002 0044 | всех |
| DMA1_Channel5 | 0x4002 0058 | всех |
| DMA1_Channel6 | 0x4002 006C | всех |
| DMA1_Channel7 | 0x4002 0080 | всех |
| DMA2_Channel1 | 0x4002 0408 | всех |
| DMA2_Channel2 | 0x4002 041C | всех |
| DMA2_Channel3 | 0x4002 0430 | всех |
| DMA2_Channel4 | 0x4002 0444 | всех |
| DMA2_Channel5 | 0x4002 0458 | всех |
| DMA2_Channel6 | 0x4002 046C | всех |
| DMA2_Channel7 | 0x4002 0480 | всех |
| DMA1_CSELR | 0x4002 00A8 | всех |
| DMA2_CSELR | 0x4002 04A8 | всех |
Регистры блока
| Регистр | Смещение | Назначение | После сброса |
|---|---|---|---|
| DMA_ISR | 0x00 | Флаги каналов | 0x0000 0000 |
| DMA_IFCR | 0x04 | Сброс флагов каналов | 0x0000 0000 |
| DMA_CCR | 0x00 | Настройка канала | 0x0000 0000 |
| DMA_CNDTR | 0x04 | Число передач канала | 0x0000 0000 |
| DMA_CPAR | 0x08 | Адрес периферии | 0x0000 0000 |
| DMA_CMAR | 0x0C | Адрес памяти | 0x0000 0000 |
| DMA_CSELR | 0x00 | Выбор запросов каналов | 0x0000 0000 |
Конструктор значения
Выберите регистр и значения полей — конструктор покажет 32-битное значение и строку на C с макросами CMSIS. Поля, которые вы не меняете, берутся из значения после сброса.
Значение: 0x00000000
0000 0000 0000 0000 0000 0000 0000 0000
DMA1->ISR = 0x00000000;DMA_ISR — флаги каналов
Смещение 0x00, 32 бит, после сброса 0x0000 0000. В коде: DMA1->ISR.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| — | TEIF7 | HTIF7 | TCIF7 | GIF7 | TEIF6 | HTIF6 | TCIF6 | GIF6 | TEIF5 | HTIF5 | TCIF5 | GIF5 | |||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| TEIF4 | HTIF4 | TCIF4 | GIF4 | TEIF3 | HTIF3 | TCIF3 | GIF3 | TEIF2 | HTIF2 | TCIF2 | GIF2 | TEIF1 | HTIF1 | TCIF1 | GIF1 |
- TEIF1–TEIF7 (по биту на каждый y, положение — на карте битов) — Ошибка передачи канала y.
- HTIF1–HTIF7 (по биту на каждый y, положение — на карте битов) — Передана половина данных канала y.
- TCIF1–TCIF7 (по биту на каждый y, положение — на карте битов) — Передача канала y завершена.
- GIF1–GIF7 (по биту на каждый y, положение — на карте битов) — Общий флаг канала y: установлен любой из TCIF, HTIF, TEIF.
DMA_IFCR — сброс флагов каналов
Смещение 0x04, 32 бит, после сброса 0x0000 0000. В коде: DMA1->IFCR.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| — | CTEIF7 | CHTIF7 | CTCIF7 | CGIF7 | CTEIF6 | CHTIF6 | CTCIF6 | CGIF6 | CTEIF5 | CHTIF5 | CTCIF5 | CGIF5 | |||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| CTEIF4 | CHTIF4 | CTCIF4 | CGIF4 | CTEIF3 | CHTIF3 | CTCIF3 | CGIF3 | CTEIF2 | CHTIF2 | CTCIF2 | CGIF2 | CTEIF1 | CHTIF1 | CTCIF1 | CGIF1 |
- CTEIF1–CTEIF7 (по биту на каждый y, положение — на карте битов) — Сброс флага TEIFy записью единицы.
- CHTIF1–CHTIF7 (по биту на каждый y, положение — на карте битов) — Сброс флага HTIFy записью единицы.
- CTCIF1–CTCIF7 (по биту на каждый y, положение — на карте битов) — Сброс флага TCIFy записью единицы.
- CGIF1–CGIF7 (по биту на каждый y, положение — на карте битов) — Сброс флага GIFy записью единицы.
DMA_CCR — настройка канала
Смещение 0x00, 32 бит, после сброса 0x0000 0000. В коде: DMA1_Channel1->CCR.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| — | |||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| — | MEM2MEM | PL | MSIZE | PSIZE | MINC | PINC | CIRC | DIR | TEIE | HTIE | TCIE | EN | |||
- MEM2MEM (бит 14) — Режим память — память.
- PL (биты 13:12) — Приоритет канала.
- MSIZE (биты 11:10) — Размер данных в памяти.
- PSIZE (биты 9:8) — Размер данных периферии.
- MINC (бит 7) — Увеличение адреса памяти после каждой передачи.
- PINC (бит 6) — Увеличение адреса периферии после каждой передачи.
- CIRC (бит 5) — Кольцевой режим: после последней передачи счётчик перезагружается.
- DIR (бит 4) — Направление передачи.
- TEIE (бит 3) — Прерывание по ошибке передачи.
- HTIE (бит 2) — Прерывание по передаче половины данных.
- TCIE (бит 1) — Прерывание по завершении передачи.
- EN (бит 0) — Включение канала.
DMA_CNDTR — число передач канала
Смещение 0x04, 32 бит, после сброса 0x0000 0000. В коде: DMA1_Channel1->CNDTR.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| — | |||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| NDT | |||||||||||||||
- NDT (биты 15:0) — Число передач: 0…65535, уменьшается после каждой.
DMA_CPAR — адрес периферии
Смещение 0x08, 32 бит, после сброса 0x0000 0000. В коде: DMA1_Channel1->CPAR.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| PA | |||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| PA | |||||||||||||||
- PA (биты 31:0) — Адрес регистра периферии.
DMA_CMAR — адрес памяти
Смещение 0x0C, 32 бит, после сброса 0x0000 0000. В коде: DMA1_Channel1->CMAR.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| MA | |||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| MA | |||||||||||||||
- MA (биты 31:0) — Адрес в памяти.
DMA_CSELR — выбор запросов каналов
Смещение 0x00, 32 бит, после сброса 0x0000 0000. В коде: DMA1_CSELR->CSELR.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| — | C7S | C6S | C5S | ||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| C4S | C3S | C2S | C1S | ||||||||||||
- C7S (биты 27:24) — Номер запроса периферии для канала 7 (таблица в разделе 11.3.2 RM0351).
- C6S (биты 23:20) — Номер запроса периферии для канала 6 (таблица в разделе 11.3.2 RM0351).
- C5S (биты 19:16) — Номер запроса периферии для канала 5 (таблица в разделе 11.3.2 RM0351).
- C4S (биты 15:12) — Номер запроса периферии для канала 4 (таблица в разделе 11.3.2 RM0351).
- C3S (биты 11:8) — Номер запроса периферии для канала 3 (таблица в разделе 11.3.2 RM0351).
- C2S (биты 7:4) — Номер запроса периферии для канала 2 (таблица в разделе 11.3.2 RM0351).
- C1S (биты 3:0) — Номер запроса периферии для канала 1 (таблица в разделе 11.3.2 RM0351).
Частые вопросы
Как направить USART2_RX на DMA1 STM32L476?
По таблице RM0351 USART2_RX — канал 6 DMA1 с кодом запроса 2: DMA1_CSELR->CSELR = (DMA1_CSELR->CSELR & ~DMA_CSELR_C6S) | (2 << DMA_CSELR_C6S_Pos), затем настройте DMA1_Channel6 и установите DMAR в USART2_CR3.
Почему DMA не реагирует на запрос периферии?
Чаще всего не выбран запрос в CSELR (после сброса там 0), или в периферии не включён бит запроса DMA — например, DMAR в USART_CR3 или DMAEN в ADC_CFGR.
Источники
- STMicroelectronics. RM0351: Reference manual (Rev 11) — раздел 11.6: описание регистров, назначение полей и значения после сброса
- STMicroelectronics. cmsis-device-l4 v1.7.5: заголовки CMSIS stm32l471xx.h, stm32l475xx.h, stm32l476xx.h, stm32l485xx.h, stm32l486xx.h, stm32l496xx.h, stm32l4a6xx.h — структуры периферии, смещения, адреса экземпляров и макросы полей; лицензия Apache-2.0
Нашли ошибку в регистрах?
Другие регистры STM32L4
- Все регистры STM32L4Блоки периферии и заголовки CMSIS
- RCC — тактирование и сбросRCC_CR, RCC_ICSCR, RCC_CFGR, RCC_PLLCFGR, RCC_PLLSAI1CFGR, RCC_PLLSAI2CFGR
- GPIO — порты ввода-выводаGPIOx_MODER, GPIOx_OTYPER, GPIOx_OSPEEDR, GPIOx_PUPDR, GPIOx_IDR, GPIOx_ODR
- SYSCFG — системная конфигурацияSYSCFG_MEMRMP, SYSCFG_CFGR1, SYSCFG_EXTICR1, SYSCFG_EXTICR2, SYSCFG_EXTICR3, SYSCFG_EXTICR4
- EXTI — внешние прерыванияEXTI_IMR1, EXTI_EMR1, EXTI_RTSR1, EXTI_FTSR1, EXTI_SWIER1, EXTI_PR1
- USART — последовательные порты USART и LPUARTUSART_CR1, USART_CR2, USART_CR3, USART_BRR, USART_GTPR, USART_RTOR
- SPI — интерфейсы SPISPI_CR1, SPI_CR2, SPI_SR, SPI_DR, SPI_CRCPR, SPI_RXCRCR
- I2C — интерфейс I2CI2C_CR1, I2C_CR2, I2C_OAR1, I2C_OAR2, I2C_TIMINGR, I2C_TIMEOUTR
- TIM — таймерыTIMx_CR1, TIMx_CR2, TIMx_SMCR, TIMx_DIER, TIMx_SR, TIMx_EGR
- LPTIM — маломощные таймерыLPTIM_ISR, LPTIM_ICR, LPTIM_IER, LPTIM_CFGR, LPTIM_CR, LPTIM_CMP
- АЦП — аналого-цифровые преобразователиADC_ISR, ADC_IER, ADC_CR, ADC_CFGR, ADC_CFGR2, ADC_SMPR1
- IWDG — независимый сторожевой таймерIWDG_KR, IWDG_PR, IWDG_RLR, IWDG_SR, IWDG_WINR
- WWDG — оконный сторожевой таймерWWDG_CR, WWDG_CFR, WWDG_SR
- CRC — вычислитель CRCCRC_DR, CRC_IDR, CRC_CR, CRC_INIT, CRC_POL
- DBGMCU — отладкаDBGMCU_IDCODE, DBGMCU_CR, DBGMCU_APB1FZR1, DBGMCU_APB1FZR2, DBGMCU_APB2FZR
- PWR — управление питаниемPWR_CR1, PWR_CR2, PWR_CR3, PWR_CR4, PWR_SR1, PWR_SR2
- FLASH — флеш-памятьFLASH_ACR, FLASH_PDKEYR, FLASH_KEYR, FLASH_OPTKEYR, FLASH_SR, FLASH_CR
- RTC — часы реального времениRTC_TR, RTC_DR, RTC_CR, RTC_ISR, RTC_PRER, RTC_WUTR
- ЦАП — цифро-аналоговый преобразовательDAC_CR, DAC_SWTRIGR, DAC_DHR12R1, DAC_DHR12L1, DAC_DHR8R1, DAC_DHR12R2
- CAN — контроллер CANCAN_MCR, CAN_MSR, CAN_TSR, CAN_RF0R, CAN_RF1R, CAN_IER