DMA в STM32F1 и STM32F4: устройство и настройка

STM32F1 и STM32F4: что общего и что разного

Каждая передача DMA — это чтение элемента из источника, запись в приёмник и уменьшение счётчика на единицу (RM0008, раздел 13.3.1). Источник и приёмник могут иметь разную разрядность — байт, полуслово или слово (поля PSIZE и MSIZE), а адреса по каждому порту могут увеличиваться после передачи на размер элемента (биты PINC и MINC) или оставаться неизменными, как у регистра данных периферии. Адреса должны быть выровнены на размер элемента.

DMA делит шину с ядром. У STM32F1 матрица шин обслуживает ядро и DMA по очереди и оставляет процессору не меньше половины пропускной способности шины, если оба обращаются к одной и той же памяти или периферии (RM0008, раздел 13.3). У STM32F4 матрица многослойная: DMA и ядро работают одновременно, пока обращаются к разным блокам памяти.

Какой канал или поток выбрать

Запросы периферии подключены к определённым каналам. У STM32F1 их назначение для DMA1 (RM0008, таблица 78):

Запросы одного канала объединены по ИЛИ, поэтому одновременно у канала может быть включён только один из них — например, USART1_TX и SPI2_RX на канале 4 вместе не работают. Если два нужных запроса попали на один канал, один из блоков придётся обслуживать прерываниями.

У STM32F4 каждый из восьми потоков выбирает один из восьми запросов полем CHSEL регистра DMA_SxCR, и у многих блоков есть два варианта потока (RM0090, таблицы 43 и 44). Часто используемые:

Один поток одновременно обслуживает только один запрос, а приоритет между потоками задаётся полем PL: четыре уровня, при равенстве побеждает поток с меньшим номером. Тот же принцип у каналов STM32F1; там же DMA1 имеет приоритет над DMA2 (RM0008, раздел 13.3.2).

Порядок настройки

У STM32F1 канал настраивают при выключенном бите EN (RM0008, раздел 13.3.3):

1. адрес периферии — в CPAR;
2. адрес памяти — в CMAR;
3. число элементов — в CNDTR;
4. приоритет, направление (DIR), кольцевой режим, приращения адресов, разрядности и прерывания — в CCR;
5. включение — бит EN в CCR.

После включения канал обслуживает запросы своей периферии, а саму периферию надо отдельно настроить на выдачу запросов: бит DMAR и DMAT у USART, бит DMA у АЦП, биты xDE у таймеров. Регистры CPAR и CMAR во время передачи хранят начальные адреса, а текущие недоступны программе.

У STM32F4 порядок такой же, но к нему добавляются выбор канала, FIFO и обязательное ожидание остановки (RM0090, раздел 10.3.17): если поток включён, сбросьте EN и дождитесь, пока он прочитается нулём, — поток останавливается только после текущей передачи. Затем сбросьте флаги прошлой передачи в LIFCR или HIFCR, запишите PAR, M0AR (и M1AR для двойного буфера), NDTR, выберите канал CHSEL, приоритет, FIFO в регистре FCR и остальные поля CR и только после этого установите EN. RM0090 предупреждает: чтобы выключить периферию, сначала выключите связанный с ней поток DMA и дождитесь EN = 0.

Режимы работы

Обычный режим. Канал передаёт CNDTR элементов, ставит флаг TC и перестаёт обслуживать запросы. Чтобы задать новое число элементов, канал надо выключить и включить снова (RM0008, раздел 13.3.3).

Кольцевой режим (бит CIRC). После последней передачи счётчик и адреса перезагружаются начальными значениями, и передача продолжается бесконечно. Так работают непрерывное сканирование АЦП, приём UART в кольцевой буфер и вывод сигнала в ЦАП. Флаг половины передачи HT позволяет обрабатывать одну половину буфера, пока DMA заполняет другую. У STM32F4 при пакетных передачах со стороны памяти NDTR в кольцевом режиме должен быть кратен MBURST · MSIZE/PSIZE (RM0090, раздел 10.3.8).

Память–память. У STM32F1 бит MEM2MEM запускает передачу сразу после включения канала, без запросов периферии; кольцевой режим при этом недоступен. У STM32F4 то же делается кодом направления DIR = 10, но только на потоках DMA2: порт периферии DMA1 не подключён к матрице шин (RM0090, рисунок 33). Прямой режим для память–память запрещён — нужен FIFO.

Двойной буфер (бит DBM, только STM32F4). У потока два адреса памяти, M0AR и M1AR, и после каждой полной передачи он переключается на другой; текущий показывает бит CT. Пока DMA заполняет один буфер, программа обрабатывает другой, а адрес неактивного буфера можно менять на ходу. Запись в регистр активного буфера ставит ошибку TEIF и выключает поток, поэтому новый адрес пишут сразу после флага TC (RM0090, раздел 10.3.9). Кольцевой режим при двойном буфере включается автоматически.

Управление потоком от периферии (бит PFCTRL, STM32F4). Число элементов задаёт не NDTR, а сама периферия — так работает SDIO, когда длина передачи заранее неизвестна.

Разрядность, FIFO и пакеты

Если разрядности источника и приёмника разные, STM32F1 расширяет или обрезает каждый элемент (RM0008, таблица 76): байт, записанный в 16-битный приёмник, дополняется нулями до 0x00B0, а из 16-битного источника в 8-битный приёмник попадает только младший байт. Счётчик считает элементы, а не байты.

У STM32F4 между портами стоит FIFO на четыре 32-битных слова. В режиме FIFO (бит DMDIS = 1 в регистре FCR) поток накапливает данные до порога — четверть, половина, три четверти или весь FIFO — и выдаёт их в память пакетом. Только в этом режиме возможны разные разрядности портов с упаковкой: например, четыре байта от периферии уходят в память одним словом. По умолчанию FIFO работает в прямом режиме: каждый запрос сразу вызывает одну передачу, разрядности портов должны совпадать, пакеты недоступны (RM0090, раздел 10.3.12). Для прямого режима RM0090 советует высокий приоритет потока, иначе FIFO переполнится.

Пакетные передачи (поля MBURST и PBURST) пересылают 4, 8 или 16 элементов подряд, и матрица шин не отдаёт шину другим, пока пакет не закончится. Размер пакета — число передач, а не байтов. Адреса должны быть выровнены так, чтобы пакет не пересекал границу 1 КБ: иначе возникнет ошибка шины AHB, которую регистры DMA не покажут (RM0090, раздел 10.3.11). Порог FIFO должен соответствовать размеру пакета, иначе ставится флаг ошибки FIFO.

Флаги, прерывания и ошибки

Флаги сбрасываются записью единицы в регистр очистки: IFCR у STM32F1, LIFCR (потоки 0–3) и HIFCR (потоки 4–7) у STM32F4. У STM32F4 биты флагов в LISR и HISR расположены неравномерно: у потока 0 — биты 0–5, у потока 1 — 6–11, у потока 2 — 16–21, у потока 3 — 22–27; например, TCIF0 — бит 5, TCIF2 — бит 21. Удобнее пользоваться именами CMSIS, чем вычислять сдвиги.

При ошибке передачи канал выключается аппаратно — бит EN сбрасывается, — и ставится TEIF (RM0008, раздел 13.3.5; RM0090, раздел 10.3.18). Типичная причина — неверный адрес: опечатка в CPAR, указатель на освобождённый буфер или область, к которой у DMA нет доступа.

Ограничения, о которых легко забыть

• CCM RAM STM32F4 — 64 КБ по адресу 0x1000 0000 — не подключена к матрице шин и доступна только процессору (RM0090, разделы 2.1 и 2.3). Буферы DMA, стек с локальными массивами, которые передаются в DMA, и кучу туда класть нельзя.
• DMA1 STM32F4 не копирует память в память — только DMA2.
• Регистры выключенного канала не сбрасываются — CCR, CPAR и CMAR сохраняют прошлые значения (RM0008, раздел 13.3.3). Перед новой настройкой записывайте CCR целиком.
• Резервные регистры BKP STM32F1 16-битные, но выровнены по 32 битам: для записи в них DMA задают MSIZE = 16 бит и PSIZE = 32 бита (RM0008, раздел 13.3.4).
• Периферия, которая не принимает байты и полуслова, получает от DMA размноженное значение: байт 0xAB записывается как 0xABABABAB (RM0008, раздел 13.3.4).

Примеры на CMSIS

Копирование массива память–память на STM32F103, канал 1 DMA1, слова по 32 бита:

#include "stm32f1xx.h"

void dma_copy_words(const uint32_t *src, uint32_t *dst, uint16_t count)
{
    RCC->AHBENR |= RCC_AHBENR_DMA1EN;

    DMA1_Channel1->CCR = 0;                      /* disable and reset the configuration */
    DMA1->IFCR = DMA_IFCR_CGIF1;                 /* clear the channel 1 flags */
    DMA1_Channel1->CPAR = (uint32_t)src;         /* DIR = 0: read from CPAR, write to CMAR */
    DMA1_Channel1->CMAR = (uint32_t)dst;
    DMA1_Channel1->CNDTR = count;
    DMA1_Channel1->CCR = DMA_CCR_MEM2MEM | DMA_CCR_PL_1
                       | DMA_CCR_MSIZE_1 | DMA_CCR_PSIZE_1   /* 32-bit items */
                       | DMA_CCR_MINC | DMA_CCR_PINC
                       | DMA_CCR_EN;

    while (!(DMA1->ISR & (DMA_ISR_TCIF1 | DMA_ISR_TEIF1))) {}
    DMA1->IFCR = DMA_IFCR_CGIF1;
}

То же на STM32F407: поток 0 DMA2 с FIFO, потому что прямой режим для память–память запрещён:

#include "stm32f4xx.h"

void dma_copy_words(const uint32_t *src, uint32_t *dst, uint16_t count)
{
    RCC->AHB1ENR |= RCC_AHB1ENR_DMA2EN;

    DMA2_Stream0->CR &= ~DMA_SxCR_EN;
    while (DMA2_Stream0->CR & DMA_SxCR_EN) {}    /* wait until the stream stops */
    DMA2->LIFCR = DMA_LIFCR_CTCIF0 | DMA_LIFCR_CHTIF0 | DMA_LIFCR_CTEIF0
                | DMA_LIFCR_CDMEIF0 | DMA_LIFCR_CFEIF0;

    DMA2_Stream0->PAR  = (uint32_t)src;          /* memory-to-memory: PAR is the source */
    DMA2_Stream0->M0AR = (uint32_t)dst;
    DMA2_Stream0->NDTR = count;                  /* in PSIZE units: words */
    DMA2_Stream0->FCR  = DMA_SxFCR_DMDIS | DMA_SxFCR_FTH;   /* FIFO on, full threshold */
    DMA2_Stream0->CR   = DMA_SxCR_DIR_1                     /* DIR = 10: memory-to-memory */
                       | DMA_SxCR_PINC | DMA_SxCR_MINC
                       | DMA_SxCR_PSIZE_1 | DMA_SxCR_MSIZE_1
                       | DMA_SxCR_PL_1
                       | DMA_SxCR_EN;

    while (!(DMA2->LISR & (DMA_LISR_TCIF0 | DMA_LISR_TEIF0))) {}
}

Приём UART в кольцевой буфер через DMA и прерывание IDLE разобран в статье об UART STM32, обновление скважности ШИМ по запросу таймера — в статье о таймерах STM32.

Частые ошибки

• Не включена периферия на выдачу запросов — канал DMA настроен, а бит DMAR, DMAT, DMA или UDE в самой периферии не установлен.
• Не тот канал или поток — запрос подключён только к своему каналу, сверяйтесь с таблицами RM.
• Два запроса на одном канале STM32F1 — работает только один.
• Перенастройка без ожидания EN = 0 у STM32F4 — запись игнорируется или портит текущую передачу.
• Не сброшены флаги перед повторным включением потока STM32F4 — поток не стартует.
• Буфер в CCM RAM или в стеке функции, которая уже вернулась, — ошибка TEIF или испорченные данные.
• Счёт в байтах вместо элементов — при PSIZE = 16 бит NDTR = 100 означает 200 байт.