Перейти к содержанию

FPD-Link

Шлейф к матрице ноутбука тонкий, хотя картинке нужны 24 бита цвета и сигналы синхронизации. Параллельную шину там превращают в несколько пар LVDS — это и есть FPD-Link.

Обновлено Редакция GAW

Содержание

FPD-Link (Flat Panel Display Link) — интерфейс между видеоконтроллером и матрицей дисплея, в котором параллельная шина RGB с сигналами синхронизации сериализуется в несколько дифференциальных пар LVDS. Название дала National Semiconductor; у TI такие микросхемы называются FlatLink. Это самое массовое применение LVDS, которое встречает разработчик: матрицы ноутбуков, мониторов и промышленных TFT-панелей.

Как устроен

LVDS Owner's Manual относит FPD-Link к SerDes с параллельным тактом: шину делит банк мультиплексоров n:1, каждый сериализует свою часть, а приёмник защёлкивает данные по отдельной тактовой паре (TI SNLA187, разд. 3.2). На примере передатчика SN75LVDS83B (SLLS846C, разд. 9):

  • четыре 7-битных сдвиговых регистра принимают 28 бит данных по фронту входного такта, фронт — нарастающий или спадающий — выбирает вывод CLKSEL;
  • синтезатор умножает частоту такта на 7, и регистры выдвигают данные в пары Y0–Y3 — по 7 бит за такт;
  • пятая пара CLKOUT передаёт такт частоты пикселя;
  • частота пикселя — 10–135 МГц, входы данных принимают уровни 1,8–3,3 В.
ПередатчикЧастота пикселяНа паруВсего
SN75LVDS83B (TI FlatLink)10–135 МГцдо 945 Мбит/сдо 3,78 Гбит/с
DS90C385A (National FPD-Link)18–87,5 МГц612,5 Мбит/с2,45 Гбит/с

Скорости SN75LVDS83B — наш пересчёт: 135 МГц × 7 бит; для DS90C385A цифры из даташита (SNLS167K). Выход DS90C385A — LVDS по TIA/EIA-644 с типичным размахом 345 мВ, а для снижения помех он умеет распределённый спектр.

18 и 24 бита

Три пары данных (21 бит) рассчитаны на 6 бит на цвет: 18 бит RGB, строчная и кадровая синхронизация и разрешение данных. Четыре пары (28 бит) — на 8 бит на цвет: 24 бита, те же три сигнала и резервный бит. Четырёхпарный передатчик работает и с 18-битной панелью: Y3 оставляют свободным, а неиспользуемые входы соединяют с землёй (SLLS846C, разд. 9.1).

У 24-битных панелей две раскладки четвёртой пары. В формате 1 по ней идут два старших бита каждого цвета, в формате 2 — два младших; TI отмечает, что большинству 24-битных панелей нужны именно старшие биты на Y3, то есть формат 1 (SLLS846C, примечание к рис. 15). В даташите приёмника DS90UB948-Q1 TI подписывает эти раскладки общепринятыми именами: старшие биты на паре D3 — «OLDI/SPWG/VESA», младшие — «JEIDA»; выбирает их вывод MAPSEL (SNLS477D, рис. 7-20 и 7-21). Значит, VESA — формат 1, JEIDA — формат 2. Если перепутать, цвета исказятся.

На что смотреть при разводке

Такт и данные идут по разным парам, поэтому разница задержек между парами (перекос) съедает запас по времени на приёмнике (SNLA187, разд. 3.2). Пары разводят с дифференциальным сопротивлением 100 Ом и выравнивают по длине, терминатор 100 Ом стоит у приёмника; если приёмник встроен в панель, проверьте по её документации, есть ли терминатор внутри. Подробнее об уровнях, терминаторе и разводке — в статье «Интерфейс LVDS», о других архитектурах сериализаторов — в словарной статье «SerDes».

Частые вопросы

Сколько пар нужно матрице на 24 бита цвета?

Пять: четыре пары данных и одна пара такта. Четыре пары по 7 бит за такт дают 28 бит — 24 бита цвета, строчную и кадровую синхронизацию, разрешение данных и резервный бит. Для 18-битной матрицы хватает трёх пар данных: 21 бит — это 18 бит цвета и три сигнала.

Что такое форматы VESA и JEIDA?

Это названия двух раскладок 24-битных данных по парам. VESA (у TI — OLDI/SPWG/VESA) — два старших бита каждого цвета на четвёртой паре, JEIDA — два младших; так их подписывает TI в даташите приёмника DS90UB948-Q1. В даташите передатчика SN75LVDS83B это форматы 1 и 2, и TI отмечает, что большинство 24-битных панелей ждут старшие биты на Y3, то есть формат 1 — VESA. Если перепутать, изображение будет, но с искажёнными цветами и полосами на градиентах.

Какая скорость на одной паре FPD-Link?

Семь бит за период частоты пикселя. При 135 МГц у SN75LVDS83B это 945 Мбит/с на пару, у DS90C385A на 87,5 МГц — 612,5 Мбит/с на пару и 2,45 Гбит/с на четыре пары. Пара такта передаёт саму частоту пикселя.

Источники

  1. Texas Instruments. SN75LVDS83B FlatLink Transmitter (SLLS846C, revised August 2014) — с. 1: 28 бит данных LVTTL синхронно по пяти парам, частота пикселя 10–135 МГц, до 135 Мпикс/с; разд. 9: четыре 7-битных сдвиговых регистра, умножение такта на 7, выходы Y0–Y3 и CLKOUT, фронт входного такта выбирает CLKSEL; входы данных 1,8–3,3 В; разд. 9.1: работа с 18-битной панелью — Y3 свободен, неиспользуемые входы на землю; примечание к рис. 15 — два формата раскладки 24-битных данных: большинству 24-битных панелей нужны два старших бита каждого цвета на Y3 — формат 1, формат 2 — два младших бита на четвёртой паре
  2. Texas Instruments (National Semiconductor). DS90C385A +3.3V Programmable LVDS Transmitter 24-Bit Flat Panel Display Link-87.5 MHz (SNLS167K, April 2013) — с. 1: такт 18–87,5 МГц, 612,5 Мбит/с на канал данных, до 2,45 Гбит/с всего, 306,25 Мбайт/с; размах LVDS 345 мВ типично; функция распределённого спектра
  3. Texas Instruments. LVDS Owner's Manual, 4th Edition (SNLA187, 2008) — разд. 3.2: SerDes с параллельным тактом — банк мультиплексоров n:1 и отдельная пара такта, перекос между парами нужно минимизировать; пример DS90CR217 — 21 бит по трём парам
  4. Texas Instruments. DS90UB948-Q1 2K FPD-Link III to OpenLDI Deserializer (SNLS477D, revised February 2022) — рис. 7-20 и 7-21: 24-битная раскладка одного канала — старшие биты на D3 «OLDI/SPWG/VESA» (MAPSEL = H), младшие биты на D3 «JEIDA» (MAPSEL = L)

Нашли ошибку?

Смотрите также