Перейти к содержанию

Задержка распространения

Логический элемент реагирует на вход не мгновенно: между перепадом на входе и перепадом на выходе проходит время задержки распространения. В цепочке элементов задержки складываются и ограничивают скорость схемы.

Обновлено Редакция GAW

Задержка распространения (propagation delay, tpd) — время между изменением входного сигнала логического элемента и соответствующим изменением выходного. В даташитах её задают двумя значениями: tPLH — при переходе выхода из нуля в единицу и tPHL — из единицы в ноль, а моменты отсчитывают по уровню 50 % размаха входа и выхода.

Примеры из даташитов TI для серии 74HC при ёмкости нагрузки 50 пФ:

Микросхема2 В4,5 В6 В
74HC00, 2И-НЕ45 нс, до 90 нс9 нс, до 18 нс8 нс, до 15 нс
74HC14, инвертор с триггером Шмитта55 нс, до 125 нс12 нс, до 25 нс—

Задержка сильно зависит от напряжения питания: при 2 В элементы 74HC в несколько раз медленнее, чем при 5 В. Она растёт и с ёмкостью нагрузки — каждый подключённый вход и дорожка добавляют пикофарады, — поэтому значение из даташита справедливо только при указанной нагрузке. Отдельно указывают время фронта выхода tt: это не задержка, а длительность самого перепада, аналог скорости нарастания.

В схеме из нескольких элементов задержки складываются. От этого зависит, когда результат комбинационной схемы готов, и с какой частотой может работать синхронная схема, — подробнее о комбинационной и последовательной логике в статье «Цифровая логика». Если один сигнал приходит на элемент разными путями с разной задержкой, на выходе возможен кратковременный ложный импульс. Параметры конкретных микросхем — в карточке 74HC00 и 74HC14 и в разделе «Логические микросхемы».

Частые вопросы

Как измеряют задержку распространения?

Между моментом, когда вход проходит 50 % размаха, и моментом, когда выход проходит те же 50 %. TI так и рисует для серии 74HC в разделе об измерении параметров. Отдельно указывают задержку при переходе выхода из нуля в единицу (tPLH) и из единицы в ноль (tPHL).

От чего зависит задержка 74HC?

Сильнее всего — от напряжения питания: у 74HC00 по TI 9 нс при 4,5 В и 45 нс при 2 В. Ещё она растёт с ёмкостью нагрузки и температурой, поэтому в даташите задержку дают при определённой нагрузке, например 50 пФ.

Почему задержки важны в цифровых схемах?

В цепочке элементов они складываются и задают время, через которое результат готов. Если сигналы идут к одному элементу разными путями с разной задержкой, на выходе возникают кратковременные ложные импульсы — гонки. А в синхронных схемах сумма задержек ограничивает тактовую частоту.

Источники

  1. Texas Instruments. SNx4HC00 Quadruple 2-Input NAND Gates (SCLS181H, revised August 2021) — tpd от входа A или B до выхода Y: 9 нс типично и до 18 нс при 4,5 В, 45 и 90 нс при 2 В, 8 и 15 нс при 6 В; время фронта выхода tt; измерение между уровнями 50 % входа и выхода, CL = 50 пФ
  2. Texas Instruments. SNx4HC14 Hex Inverters with Schmitt-Trigger Inputs (SCLS085L, revised February 2025) — tpd от A до Y: 12 нс типично и до 25 нс при 4,5 В; 55 и 125 нс при 2 В

Нашли ошибку?

Смотрите также