Перейти к содержанию

Джиттер

Идеальный тактовый сигнал меняет уровень строго через равные промежутки. У настоящего фронты слегка «гуляют» вокруг своих мест — на наносекунды или пикосекунды. Это дрожание называется джиттером, и в быстрых интерфейсах оно съедает запас по времени не хуже, чем неточная частота.

Обновлено Редакция GAW

Содержание

Джиттер (jitter) — отклонение моментов переключения сигнала от их идеальных положений во времени. Средняя частота может быть точной, а отдельные фронты — приходить чуть раньше или позже. Спецификация USB 2.0 описывает это так: время между переходами данных равно целому числу периодов бита плюс-минус джиттер (разд. 7.1.13.1.1).

Откуда берётся

  • Тактовый источник. Шум генератора и PLL: ST для STM32F4 рекомендует 2 МГц на входе VCO именно ради меньшего джиттера (RM0090, разд. 7.3.2).
  • Буферы и линия. Разные задержки и фронты передатчика, отражения, перекрёстные помехи. USB включает в бюджет и их.
  • Шум питания и земли. Пульсации и наводки сдвигают момент пересечения порога.
  • Намеренный. Некоторые преобразователи специально «качают» частоту, чтобы размазать спектр помех. TPS54202 гуляет на ±6 % вокруг 500 кГц — это расширение спектра, и такой джиттер полезен.

Допуски на примере USB 2.0

СкоростьСоседние переходыПарные переходы
Full-speed, 12 Мбит/с±2,0 нс±1,0 нс
Low-speed, 1,5 Мбит/с±25 нс±10 нс

Источник: USB 2.0, разд. 7.1.13.1.1. Бит full-speed длится около 83 нс, так что ±2 нс — несколько процентов периода. Требования к самому интерфейсу собраны в статье о USB.

Чем мешает

  • Последовательные интерфейсы. Приёмник выбирает момент выборки по фронтам; если фронт уехал, запас до соседнего бита уменьшается, и растёт вероятность ошибки.
  • Опорные такты. Ethernet PHY нормирует джиттер опорного генератора — например, для LAN8720A он указан в описании LAN8720A.
  • Оцифровка. Если момент выборки АЦП дрожит, быстро меняющийся сигнал оцифровывается в «не тот» момент, и это проявляется как дополнительный шум.

Как уменьшить

Чистый кварцевый резонатор вместо RC-генератора, правильный делитель на входе PLL, развязка питания генератора, короткие тактовые трассы над сплошной землёй. Частоты и делители тактового дерева STM32 подбирает калькулятор тактирования.

Частые вопросы

Чем джиттер отличается от погрешности частоты?

Погрешность частоты — постоянный уход среднего периода, его выражают в ppm. Джиттер — разброс отдельных фронтов вокруг их идеальных моментов при правильной средней частоте. Кварц с точностью ±20 ppm может иметь малый джиттер, а точный по среднему значению сигнал после плохой PLL — большой.

Почему STM32 советует 2 МГц на входе PLL?

В RM0090 сказано прямо: частота на входе VCO должна быть 1–2 МГц, и 2 МГц рекомендуется, чтобы ограничить джиттер PLL (разд. 7.3.2). Поэтому делитель PLLM подбирают так, чтобы частота HSE после него была ровно 2 МГц: для кварца 8 МГц это PLLM = 4.

Сколько джиттера допускает USB full-speed?

По спецификации USB 2.0 (разд. 7.1.13.1.1) передатчик full-speed должен держать джиттер соседних переходов в пределах ±2,0 нс, а парных — ±1,0 нс; для low-speed — ±25 нс и ±10 нс. В бюджет входят все источники: тактовый генератор, буферы, разница фронтов и шум.

Источники

  1. USB Implementers Forum. Universal Serial Bus Specification, Revision 2.0 (April 27, 2000) — разд. 7.1.13.1.1: источник данных имеет разброс моментов фронтов (джиттер), время между переходами — N × TPERIOD ± джиттер; full-speed — не больше ±2,0 нс для соседних переходов и ±1,0 нс для парных (JK к следующему JK), low-speed — ±25 нс и ±10 нс; в эти числа входят задержки буферов, рассогласование фронтов, джиттер внутреннего тактового источника, шум и другие случайные эффекты; измеряется в точках пересечения линий; разд. 7.1.15: допуск приёмника к джиттеру
  2. STMicroelectronics. RM0090 Reference manual STM32F405/415, STM32F407/417, STM32F427/437, STM32F429/439, Rev 21 — разд. 7.3.2, поле PLLM: частота на входе VCO должна быть от 1 до 2 МГц, рекомендуется 2 МГц, чтобы ограничить джиттер PLL
  3. Texas Instruments. TPS54202 4.5-V to 28-V Input, 2-A Output, EMI Friendly Synchronous Step-Down Converter, SLVSD26C (revised February 2026) — разд. 6.3.12: для снижения ЭМП частота переключения намеренно «дрожит» в пределах ±6 % от 500 кГц с периодом качания 512 тактов

Нашли ошибку?

Смотрите также