Регистры ACCESSCTRL RP2350

Регистры управления доступом RP2350: кто — отладчик, DMA, ядро 0 или ядро 1 — и из какого режима, защищённого или незащищённого, привилегированного или нет, может обращаться к каждому блоку на шине, какие выводы GPIO открыты незащищённому коду и как закрыть сами настройки от записи.

Содержание

Регистры блока
ACCESSCTRL_LOCK
ACCESSCTRL_FORCE_CORE_NS
ACCESSCTRL_CFGRESET
ACCESSCTRL_GPIO_NSMASK0
ACCESSCTRL_GPIO_NSMASK1
ACCESSCTRL_ROM
ACCESSCTRL_XIP_MAIN
ACCESSCTRL_SRAM0
ACCESSCTRL_SRAM1
ACCESSCTRL_SRAM2
ACCESSCTRL_SRAM3
ACCESSCTRL_SRAM4
ACCESSCTRL_SRAM5
ACCESSCTRL_SRAM6
ACCESSCTRL_SRAM7
ACCESSCTRL_SRAM8
ACCESSCTRL_SRAM9
ACCESSCTRL_DMA
ACCESSCTRL_USBCTRL
ACCESSCTRL_PIO0
ACCESSCTRL_PIO1
ACCESSCTRL_PIO2
ACCESSCTRL_CORESIGHT_TRACE
ACCESSCTRL_CORESIGHT_PERIPH
ACCESSCTRL_SYSINFO
ACCESSCTRL_RESETS
ACCESSCTRL_IO_BANK0
ACCESSCTRL_IO_BANK1
ACCESSCTRL_PADS_BANK0
ACCESSCTRL_PADS_QSPI
ACCESSCTRL_BUSCTRL
ACCESSCTRL_ADC0
ACCESSCTRL_HSTX
ACCESSCTRL_I2C0
ACCESSCTRL_I2C1
ACCESSCTRL_PWM
ACCESSCTRL_SPI0
ACCESSCTRL_SPI1
ACCESSCTRL_TIMER0
ACCESSCTRL_TIMER1
ACCESSCTRL_UART0
ACCESSCTRL_UART1
ACCESSCTRL_OTP
ACCESSCTRL_TBMAN
ACCESSCTRL_POWMAN
ACCESSCTRL_TRNG
ACCESSCTRL_SHA256
ACCESSCTRL_SYSCFG
ACCESSCTRL_CLOCKS
ACCESSCTRL_XOSC
ACCESSCTRL_ROSC
ACCESSCTRL_PLL_SYS
ACCESSCTRL_PLL_USB
ACCESSCTRL_TICKS
ACCESSCTRL_WATCHDOG
ACCESSCTRL_RSM
ACCESSCTRL_XIP_CTRL
ACCESSCTRL_XIP_QMI
ACCESSCTRL_XIP_AUX

ACCESSCTRL задаёт для каждого блока на шине, кто может к нему обращаться — отладчик, DMA, ядро 0, ядро 1 — и из каких режимов: защищённого или незащищённого (Arm TrustZone), привилегированного или нет. Фильтры шины отклоняют обращения, не прошедшие проверку. Права распространяются и на связанные вещи: сброс блока в RESETS, выбор его функции на GPIO, запросы DMA (даташит RP2350, раздел 10.6).

После сброса загрузочное ПЗУ, окно XIP, SRAM и SYSINFO открыты всем, XIP_AUX и SHA256 доступны только защищённому привилегированному коду, а POWMAN, TRNG, тактирование, генераторы, PLL, сторожевой таймер, QMI и ещё несколько блоков — вдобавок без доступа DMA. Остальные блоки доступны только защищённому коду. GPIO_NSMASK0 и GPIO_NSMASK1 открывают незащищённому коду отдельные выводы.

Запись в ACCESSCTRL, кроме GPIO_NSMASK0 и GPIO_NSMASK1, требует значения 0xACCE в старших 16 битах — иначе ошибка шины; запись из непривилегированного режима и от DMA тоже даёт ошибку. LOCK запрещает запись от отдельных ведущих до полного сброса блока, а FORCE_CORE_NS делает все обращения ядра 1 незащищёнными — для схем, где защищённые службы работают только на ядре 0.

Экземпляр	Базовый адрес
ACCESSCTRL	0x4006 0000

Регистры блока

Регистр	Смещение	Назначение	После сброса
ACCESSCTRL_LOCK	0x00	Запрет записи в ACCESSCTRL от отдельных ведущих	0x0000 0004
ACCESSCTRL_FORCE_CORE_NS	0x04	Незащищённые обращения ядра 1	0x0000 0000
ACCESSCTRL_CFGRESET	0x08	Запись 1 сбрасывает все настройки ACCESSCTRL, кроме LOCK и FORCE_CORE_NS	0x0000 0000
ACCESSCTRL_GPIO_NSMASK0	0x0C	Доступ незащищённого кода к GPIO0–31: бит на вывод	0x0000 0000
ACCESSCTRL_GPIO_NSMASK1	0x10	Доступ незащищённого кода к GPIO32–47, выводам QSPI и линиям USB	0x0000 0000
ACCESSCTRL_ROM	0x14	Права доступа к загрузочному ПЗУ	0x0000 00FF
ACCESSCTRL_XIP_MAIN	0x18	Права доступа к окну XIP	0x0000 00FF
ACCESSCTRL_SRAM0	0x1C	Права доступа к банку SRAM0	0x0000 00FF
ACCESSCTRL_SRAM1	0x20	Права доступа к банку SRAM1	0x0000 00FF
ACCESSCTRL_SRAM2	0x24	Права доступа к банку SRAM2	0x0000 00FF
ACCESSCTRL_SRAM3	0x28	Права доступа к банку SRAM3	0x0000 00FF
ACCESSCTRL_SRAM4	0x2C	Права доступа к банку SRAM4	0x0000 00FF
ACCESSCTRL_SRAM5	0x30	Права доступа к банку SRAM5	0x0000 00FF
ACCESSCTRL_SRAM6	0x34	Права доступа к банку SRAM6	0x0000 00FF
ACCESSCTRL_SRAM7	0x38	Права доступа к банку SRAM7	0x0000 00FF
ACCESSCTRL_SRAM8	0x3C	Права доступа к банку SRAM8	0x0000 00FF
ACCESSCTRL_SRAM9	0x40	Права доступа к банку SRAM9	0x0000 00FF
ACCESSCTRL_DMA	0x44	Права доступа к блоку DMA	0x0000 00FC
ACCESSCTRL_USBCTRL	0x48	Права доступа к блоку USBCTRL	0x0000 00FC
ACCESSCTRL_PIO0	0x4C	Права доступа к блоку PIO0	0x0000 00FC
ACCESSCTRL_PIO1	0x50	Права доступа к блоку PIO1	0x0000 00FC
ACCESSCTRL_PIO2	0x54	Права доступа к блоку PIO2	0x0000 00FC
ACCESSCTRL_CORESIGHT_TRACE	0x58	Права доступа к блоку CORESIGHT_TRACE	0x0000 00B8
ACCESSCTRL_CORESIGHT_PERIPH	0x5C	Права доступа к блоку CORESIGHT_PERIPH	0x0000 00B8
ACCESSCTRL_SYSINFO	0x60	Права доступа к блоку SYSINFO	0x0000 00FF
ACCESSCTRL_RESETS	0x64	Права доступа к блоку RESETS	0x0000 00FC
ACCESSCTRL_IO_BANK0	0x68	Права доступа к блоку IO_BANK0	0x0000 00FC
ACCESSCTRL_IO_BANK1	0x6C	Права доступа к блоку IO_BANK1	0x0000 00FC
ACCESSCTRL_PADS_BANK0	0x70	Права доступа к блоку PADS_BANK0	0x0000 00FC
ACCESSCTRL_PADS_QSPI	0x74	Права доступа к блоку PADS_QSPI	0x0000 00FC
ACCESSCTRL_BUSCTRL	0x78	Права доступа к блоку BUSCTRL	0x0000 00FC
ACCESSCTRL_ADC0	0x7C	Права доступа к блоку ADC0	0x0000 00FC
ACCESSCTRL_HSTX	0x80	Права доступа к блоку HSTX	0x0000 00FC
ACCESSCTRL_I2C0	0x84	Права доступа к блоку I2C0	0x0000 00FC
ACCESSCTRL_I2C1	0x88	Права доступа к блоку I2C1	0x0000 00FC
ACCESSCTRL_PWM	0x8C	Права доступа к блоку PWM	0x0000 00FC
ACCESSCTRL_SPI0	0x90	Права доступа к блоку SPI0	0x0000 00FC
ACCESSCTRL_SPI1	0x94	Права доступа к блоку SPI1	0x0000 00FC
ACCESSCTRL_TIMER0	0x98	Права доступа к блоку TIMER0	0x0000 00FC
ACCESSCTRL_TIMER1	0x9C	Права доступа к блоку TIMER1	0x0000 00FC
ACCESSCTRL_UART0	0xA0	Права доступа к блоку UART0	0x0000 00FC
ACCESSCTRL_UART1	0xA4	Права доступа к блоку UART1	0x0000 00FC
ACCESSCTRL_OTP	0xA8	Права доступа к блоку OTP	0x0000 00FC
ACCESSCTRL_TBMAN	0xAC	Права доступа к блоку TBMAN	0x0000 00FC
ACCESSCTRL_POWMAN	0xB0	Права доступа к блоку POWMAN	0x0000 00B8
ACCESSCTRL_TRNG	0xB4	Права доступа к блоку TRNG	0x0000 00B8
ACCESSCTRL_SHA256	0xB8	Права доступа к блоку SHA256	0x0000 00F8
ACCESSCTRL_SYSCFG	0xBC	Права доступа к блоку SYSCFG	0x0000 00B8
ACCESSCTRL_CLOCKS	0xC0	Права доступа к блоку CLOCKS	0x0000 00B8
ACCESSCTRL_XOSC	0xC4	Права доступа к блоку XOSC	0x0000 00B8
ACCESSCTRL_ROSC	0xC8	Права доступа к блоку ROSC	0x0000 00B8
ACCESSCTRL_PLL_SYS	0xCC	Права доступа к блоку PLL_SYS	0x0000 00B8
ACCESSCTRL_PLL_USB	0xD0	Права доступа к блоку PLL_USB	0x0000 00B8
ACCESSCTRL_TICKS	0xD4	Права доступа к блоку TICKS	0x0000 00B8
ACCESSCTRL_WATCHDOG	0xD8	Права доступа к блоку WATCHDOG	0x0000 00B8
ACCESSCTRL_RSM	0xDC	Права доступа к блоку RSM	0x0000 00B8
ACCESSCTRL_XIP_CTRL	0xE0	Права доступа к блоку XIP_CTRL	0x0000 00B8
ACCESSCTRL_XIP_QMI	0xE4	Права доступа к блоку XIP_QMI	0x0000 00B8
ACCESSCTRL_XIP_AUX	0xE8	Права доступа к блоку XIP_AUX	0x0000 00F8

ACCESSCTRL_LOCK — запрет записи в ACCESSCTRL от отдельных ведущих

Смещение 0x00, адрес 0x4006 0000, после сброса 0x0000 0004. Макросы pico-sdk: ACCESSCTRL_LOCK_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—												DEBUG	DMA	CORE1	CORE0

DEBUG (бит 3, чтение и запись, после сброса 0x0) — Запретить запись от отладчика; снимается только полным сбросом ACCESSCTRL.
DMA (бит 2, только чтение, после сброса 0x1) — Запись от DMA запрещена — бит установлен после сброса.
CORE1 (бит 1, чтение и запись, после сброса 0x0) — Запретить запись от ядра 1; снимается только полным сбросом ACCESSCTRL.
CORE0 (бит 0, чтение и запись, после сброса 0x0) — Запретить запись от ядра 0; снимается только полным сбросом ACCESSCTRL.

ACCESSCTRL_FORCE_CORE_NS — незащищённые обращения ядра 1

Смещение 0x04, адрес 0x4006 0004, после сброса 0x0000 0000. Макросы pico-sdk: ACCESSCTRL_FORCE_CORE_NS_…

CORE1 (бит 1, чтение и запись, после сброса 0x0) — Все обращения ядра 1 к шине — незащищённые, независимо от его режима.

ACCESSCTRL_CFGRESET — запись 1 сбрасывает все настройки ACCESSCTRL, кроме LOCK и FORCE_CORE_NS

Смещение 0x08, адрес 0x4006 0008, после сброса 0x0000 0000, сбрасывается сам. Макросы pico-sdk: ACCESSCTRL_CFGRESET_…

Отдельных полей нет: значение занимает бит 0, остальные биты не используются.

ACCESSCTRL_GPIO_NSMASK0 — доступ незащищённого кода к GPIO0–31: бит на вывод

Смещение 0x0C, адрес 0x4006 000C, после сброса 0x0000 0000, чтение и запись. Макросы pico-sdk: ACCESSCTRL_GPIO_NSMASK0_…

Значение занимает регистр целиком, отдельных полей нет.

ACCESSCTRL_GPIO_NSMASK1 — доступ незащищённого кода к GPIO32–47, выводам QSPI и линиям USB

Смещение 0x10, адрес 0x4006 0010, после сброса 0x0000 0000. Макросы pico-sdk: ACCESSCTRL_GPIO_NSMASK1_…

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
QSPI_SD				QSPI_CSN	QSPI_SCK	USB_DM	USB_DP	—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPIO

QSPI_SD (биты 31:28, чтение и запись, после сброса 0x0) — Доступ к линиям QSPI SD0–SD3 через незащищённый SIO.
QSPI_CSN (бит 27, чтение и запись, после сброса 0x0) — Доступ к выводу QSPI CSn через незащищённый SIO.
QSPI_SCK (бит 26, чтение и запись, после сброса 0x0) — Доступ к выводу QSPI SCK через незащищённый SIO.
USB_DM (бит 25, чтение и запись, после сброса 0x0) — Доступ к линии USB DM через незащищённый SIO.
USB_DP (бит 24, чтение и запись, после сброса 0x0) — Доступ к линии USB DP через незащищённый SIO.
GPIO (биты 15:0, чтение и запись, после сброса 0x0000) — GPIO32–47: бит на вывод.

ACCESSCTRL_ROM — права доступа к загрузочному ПЗУ

Смещение 0x14, адрес 0x4006 0014, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_ROM_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_XIP_MAIN — права доступа к окну XIP

Смещение 0x18, адрес 0x4006 0018, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_XIP_MAIN_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SRAM0 — права доступа к банку SRAM0

Смещение 0x1C, адрес 0x4006 001C, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_SRAM0_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SRAM1 — права доступа к банку SRAM1

Смещение 0x20, адрес 0x4006 0020, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_SRAM1_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SRAM2 — права доступа к банку SRAM2

Смещение 0x24, адрес 0x4006 0024, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_SRAM2_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SRAM3 — права доступа к банку SRAM3

Смещение 0x28, адрес 0x4006 0028, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_SRAM3_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SRAM4 — права доступа к банку SRAM4

Смещение 0x2C, адрес 0x4006 002C, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_SRAM4_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SRAM5 — права доступа к банку SRAM5

Смещение 0x30, адрес 0x4006 0030, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_SRAM5_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SRAM6 — права доступа к банку SRAM6

Смещение 0x34, адрес 0x4006 0034, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_SRAM6_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SRAM7 — права доступа к банку SRAM7

Смещение 0x38, адрес 0x4006 0038, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_SRAM7_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SRAM8 — права доступа к банку SRAM8

Смещение 0x3C, адрес 0x4006 003C, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_SRAM8_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SRAM9 — права доступа к банку SRAM9

Смещение 0x40, адрес 0x4006 0040, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_SRAM9_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_DMA — права доступа к блоку DMA

Смещение 0x44, адрес 0x4006 0044, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_DMA_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_USBCTRL — права доступа к блоку USBCTRL

Смещение 0x48, адрес 0x4006 0048, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_USBCTRL_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_PIO0 — права доступа к блоку PIO0

Смещение 0x4C, адрес 0x4006 004C, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_PIO0_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_PIO1 — права доступа к блоку PIO1

Смещение 0x50, адрес 0x4006 0050, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_PIO1_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_PIO2 — права доступа к блоку PIO2

Смещение 0x54, адрес 0x4006 0054, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_PIO2_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_CORESIGHT_TRACE — права доступа к блоку CORESIGHT_TRACE

Смещение 0x58, адрес 0x4006 0058, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_CORESIGHT_TRACE_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_CORESIGHT_PERIPH — права доступа к блоку CORESIGHT_PERIPH

Смещение 0x5C, адрес 0x4006 005C, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_CORESIGHT_PERIPH_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SYSINFO — права доступа к блоку SYSINFO

Смещение 0x60, адрес 0x4006 0060, после сброса 0x0000 00FF. Макросы pico-sdk: ACCESSCTRL_SYSINFO_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x1) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x1) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_RESETS — права доступа к блоку RESETS

Смещение 0x64, адрес 0x4006 0064, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_RESETS_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_IO_BANK0 — права доступа к блоку IO_BANK0

Смещение 0x68, адрес 0x4006 0068, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_IO_BANK0_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_IO_BANK1 — права доступа к блоку IO_BANK1

Смещение 0x6C, адрес 0x4006 006C, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_IO_BANK1_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_PADS_BANK0 — права доступа к блоку PADS_BANK0

Смещение 0x70, адрес 0x4006 0070, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_PADS_BANK0_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_PADS_QSPI — права доступа к блоку PADS_QSPI

Смещение 0x74, адрес 0x4006 0074, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_PADS_QSPI_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_BUSCTRL — права доступа к блоку BUSCTRL

Смещение 0x78, адрес 0x4006 0078, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_BUSCTRL_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_ADC0 — права доступа к блоку ADC0

Смещение 0x7C, адрес 0x4006 007C, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_ADC0_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_HSTX — права доступа к блоку HSTX

Смещение 0x80, адрес 0x4006 0080, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_HSTX_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_I2C0 — права доступа к блоку I2C0

Смещение 0x84, адрес 0x4006 0084, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_I2C0_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_I2C1 — права доступа к блоку I2C1

Смещение 0x88, адрес 0x4006 0088, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_I2C1_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_PWM — права доступа к блоку PWM

Смещение 0x8C, адрес 0x4006 008C, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_PWM_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SPI0 — права доступа к блоку SPI0

Смещение 0x90, адрес 0x4006 0090, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_SPI0_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SPI1 — права доступа к блоку SPI1

Смещение 0x94, адрес 0x4006 0094, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_SPI1_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_TIMER0 — права доступа к блоку TIMER0

Смещение 0x98, адрес 0x4006 0098, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_TIMER0_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_TIMER1 — права доступа к блоку TIMER1

Смещение 0x9C, адрес 0x4006 009C, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_TIMER1_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_UART0 — права доступа к блоку UART0

Смещение 0xA0, адрес 0x4006 00A0, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_UART0_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_UART1 — права доступа к блоку UART1

Смещение 0xA4, адрес 0x4006 00A4, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_UART1_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_OTP — права доступа к блоку OTP

Смещение 0xA8, адрес 0x4006 00A8, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_OTP_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_TBMAN — права доступа к блоку TBMAN

Смещение 0xAC, адрес 0x4006 00AC, после сброса 0x0000 00FC. Макросы pico-sdk: ACCESSCTRL_TBMAN_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x1) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_POWMAN — права доступа к блоку POWMAN

Смещение 0xB0, адрес 0x4006 00B0, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_POWMAN_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_TRNG — права доступа к блоку TRNG

Смещение 0xB4, адрес 0x4006 00B4, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_TRNG_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SHA256 — права доступа к блоку SHA256

Смещение 0xB8, адрес 0x4006 00B8, после сброса 0x0000 00F8. Макросы pico-sdk: ACCESSCTRL_SHA256_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_SYSCFG — права доступа к блоку SYSCFG

Смещение 0xBC, адрес 0x4006 00BC, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_SYSCFG_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_CLOCKS — права доступа к блоку CLOCKS

Смещение 0xC0, адрес 0x4006 00C0, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_CLOCKS_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_XOSC — права доступа к блоку XOSC

Смещение 0xC4, адрес 0x4006 00C4, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_XOSC_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_ROSC — права доступа к блоку ROSC

Смещение 0xC8, адрес 0x4006 00C8, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_ROSC_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_PLL_SYS — права доступа к блоку PLL_SYS

Смещение 0xCC, адрес 0x4006 00CC, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_PLL_SYS_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_PLL_USB — права доступа к блоку PLL_USB

Смещение 0xD0, адрес 0x4006 00D0, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_PLL_USB_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_TICKS — права доступа к блоку TICKS

Смещение 0xD4, адрес 0x4006 00D4, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_TICKS_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_WATCHDOG — права доступа к блоку WATCHDOG

Смещение 0xD8, адрес 0x4006 00D8, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_WATCHDOG_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_RSM — права доступа к блоку RSM

Смещение 0xDC, адрес 0x4006 00DC, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_RSM_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_XIP_CTRL — права доступа к блоку XIP_CTRL

Смещение 0xE0, адрес 0x4006 00E0, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_XIP_CTRL_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_XIP_QMI — права доступа к блоку XIP_QMI

Смещение 0xE4, адрес 0x4006 00E4, после сброса 0x0000 00B8. Макросы pico-sdk: ACCESSCTRL_XIP_QMI_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x0) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

ACCESSCTRL_XIP_AUX — права доступа к блоку XIP_AUX

Смещение 0xE8, адрес 0x4006 00E8, после сброса 0x0000 00F8. Макросы pico-sdk: ACCESSCTRL_XIP_AUX_…

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DBG	DMA	CORE1	CORE0	SP	SU	NSP	NSU

DBG (бит 7, чтение и запись, после сброса 0x1) — Доступ отладчика: Mem-AP ядер Arm, отладочный режим и System Bus Access RISC-V.
DMA (бит 6, чтение и запись, после сброса 0x1) — Доступ DMA.
CORE1 (бит 5, чтение и запись, после сброса 0x1) — Доступ ядра 1.
CORE0 (бит 4, чтение и запись, после сброса 0x1) — Доступ ядра 0.
SP (бит 3, чтение и запись, после сброса 0x1) — Доступ из защищённого привилегированного режима.
SU (бит 2, чтение и запись, после сброса 0x0) — Доступ из защищённого непривилегированного режима; нужен ещё SP.
NSP (бит 1, чтение и запись, после сброса 0x0) — Доступ из незащищённого привилегированного режима.
NSU (бит 0, чтение и запись, после сброса 0x0) — Доступ из незащищённого непривилегированного режима; нужен ещё NSP, и тогда бит может менять незащищённый код.

Частые вопросы

Как дать незащищённому коду RP2350 доступ к периферии?

В регистре нужного блока в ACCESSCTRL установите бит NSP (и NSU для непривилегированного кода), записывая значение вместе с ключом 0xACCE в старших 16 битах. Выводы GPIO открывают отдельно — битами в GPIO_NSMASK0 или GPIO_NSMASK1.

Почему запись в ACCESSCTRL даёт ошибку шины?

Скорее всего, в старших 16 битах нет ключа 0xACCE: он нужен во всех записях, кроме GPIO_NSMASK0 и GPIO_NSMASK1, включая атомарные SET, CLR и XOR. Ошибку дают и записи из непривилегированного режима или от DMA.

Источники

Raspberry Pi. RP2350 Datasheet (release 8, build 80d627281ed5) — раздел 10.6.3: список регистров, назначение полей, тип доступа и значения после сброса
Raspberry Pi. pico-sdk 2.1.1: заголовки src/rp2350/hardware_regs/include/hardware/regs/*.h (коммит bddd20f) — смещения, биты, тип доступа и значение после сброса каждого поля, базовые адреса из addressmap.h; лицензия BSD-3-Clause

Нашли ошибку в регистрах?