Регистры DAC STM32F0

Регистры ЦАП STM32F0: включение каналов, выходной буфер, источник запуска, генератор шума и треугольного сигнала, DMA, регистры данных с выравниванием вправо и влево.

Содержание

Регистры блока
Конструктор
DAC_CR
DAC_SWTRIGR
DAC_DHR12R1
DAC_DHR12L1
DAC_DHR8R1
DAC_DHR12R2
DAC_DHR12L2
DAC_DHR8R2
DAC_DHR12RD
DAC_DHR12LD
DAC_DHR8RD
DAC_DOR1
DAC_DOR2
DAC_SR

ЦАП есть у STM32F05x (один канал), STM32F07x и F09x (два канала). Код записывают в регистр данных с нужным выравниванием — DHR12R, DHR12L или DHR8R — и через такт APB (или по событию запуска при TEN = 1) он попадает в DOR и на выход: PA4 для канала 1, PA5 для канала 2 (RM0091, раздел 14.5).

Выходной буфер (BOFF = 0) позволяет нагружать выход сопротивлением от 5 кОм. Запуск от TIM6 и TIM2 вместе с DMA даёт генерацию сигналов произвольной формы; встроенный генератор строит шум и треугольник.

Экземпляр	Базовый адрес	Есть у
DAC	0x4000 7400	всех
DAC1	0x4000 7400	всех

Регистры блока

Регистр	Смещение	Назначение	После сброса
DAC_CR	0x00	Включение каналов, запуск, генератор сигнала, DMA	0x0000 0000
DAC_SWTRIGR	0x04	Программный запуск	0x0000 0000
DAC_DHR12R1	0x08	Канал 1: 12 бит, выравнивание вправо	0x0000 0000
DAC_DHR12L1	0x0C	Канал 1: 12 бит, выравнивание влево	0x0000 0000
DAC_DHR8R1	0x10	Канал 1: 8 бит	0x0000 0000
DAC_DHR12R2	0x14	Канал 2: 12 бит, выравнивание вправо	0x0000 0000
DAC_DHR12L2	0x18	Канал 2: 12 бит, выравнивание влево	0x0000 0000
DAC_DHR8R2	0x1C	Канал 2: 8 бит	0x0000 0000
DAC_DHR12RD	0x20	Оба канала: 12 бит, выравнивание вправо	0x0000 0000
DAC_DHR12LD	0x24	Оба канала: 12 бит, выравнивание влево	0x0000 0000
DAC_DHR8RD	0x28	Оба канала: 8 бит	0x0000 0000
DAC_DOR1	0x2C	Выходной код канала 1	0x0000 0000
DAC_DOR2	0x30	Выходной код канала 2	0x0000 0000
DAC_SR	0x34	Флаги опустошения DMA и калибровки	0x0000 0000

Конструктор значения

Выберите регистр и значения полей — конструктор покажет 32-битное значение и строку на C с макросами CMSIS. Поля, которые вы не меняете, берутся из значения после сброса.

РегистрЭкземпляр

DMAUDRIE2 [29]Прерывание по опустошению DMA канала 2DMAEN2 [28]DMA канала 2: запрос по каждому событию запускаMAMP2 [27:24]Маска шума или амплитуда треугольника канала 2: 0000 — бит 0 LFSR и амплитуда 1, больший код — большеWAVE2 [23:22]Генерация сигнала канала 2: шум или треугольникTSEL2 [21:19]Событие запуска канала 2TEN2 [18]Запуск канала 2 по событиюBOFF2 [17]Отключение выходного буфера канала 2EN2 [16]Включение канала 2DMAUDRIE1 [13]Прерывание по опустошению DMA канала 1DMAEN1 [12]DMA канала 1: запрос по каждому событию запускаMAMP1 [11:8]Маска шума или амплитуда треугольника канала 1: 0000 — бит 0 LFSR и амплитуда 1, больший код — большеWAVE1 [7:6]Генерация сигнала канала 1: шум или треугольникTSEL1 [5:3]Событие запуска канала 1TEN1 [2]Запуск канала 1 по событиюBOFF1 [1]Отключение выходного буфера канала 1EN1 [0]Включение канала 1

Значение: 0x00000000

0000 0000 0000 0000 0000 0000 0000 0000

DAC->CR = 0x00000000;

DAC_CR — включение каналов, запуск, генератор сигнала, DMA

Смещение 0x00, 32 бит, после сброса 0x0000 0000. В коде: DAC->CR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—		DMAUDRIE2	DMAEN2	MAMP2				WAVE2		TSEL2			TEN2	BOFF2	EN2
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—		DMAUDRIE1	DMAEN1	MAMP1				WAVE1		TSEL1			TEN1	BOFF1	EN1

DMAUDRIE2 (бит 29) — Прерывание по опустошению DMA канала 2 (только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098).
DMAEN2 (бит 28) — DMA канала 2: запрос по каждому событию запуска (только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098).
MAMP2 (биты 27:24) — Маска шума или амплитуда треугольника канала 2: 0000 — бит 0 LFSR и амплитуда 1, больший код — больше (только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098).
WAVE2 (биты 23:22) — Генерация сигнала канала 2: шум или треугольник (только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098).
WAVE1 (биты 7:6) — Генерация сигнала канала 1: шум или треугольник (только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098).
TSEL2 (биты 21:19) — Событие запуска канала 2 (только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098).
TEN2 (бит 18) — Запуск канала 2 по событию (только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098).
BOFF2 (бит 17) — Отключение выходного буфера канала 2 (только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098).
EN2 (бит 16) — Включение канала 2 (только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098).
DMAUDRIE1 (бит 13) — Прерывание по опустошению DMA канала 1.
DMAEN1 (бит 12) — DMA канала 1: запрос по каждому событию запуска.
MAMP1 (биты 11:8) — Маска шума или амплитуда треугольника канала 1: 0000 — бит 0 LFSR и амплитуда 1, больший код — больше (только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098).
TSEL1 (биты 5:3) — Событие запуска канала 1.
TEN1 (бит 2) — Запуск канала 1 по событию.
BOFF1 (бит 1) — Отключение выходного буфера канала 1.
EN1 (бит 0) — Включение канала 1.

DAC_SWTRIGR — программный запуск

Смещение 0x04, 32 бит, после сброса 0x0000 0000. В коде: DAC->SWTRIGR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—														SWTRIG2	SWTRIG1

SWTRIG2 (бит 1) — Программный запуск канала 2; сбрасывается аппаратно (только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098).
SWTRIG1 (бит 0) — Программный запуск канала 1; сбрасывается аппаратно.

DAC_DHR12R1 — канал 1: 12 бит, выравнивание вправо

Смещение 0x08, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12R1.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—				DACC1DHR

DACC1DHR (биты 11:0) — Данные канала 1.

DAC_DHR12L1 — канал 1: 12 бит, выравнивание влево

Смещение 0x0C, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12L1.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC1DHR												—

DACC1DHR (биты 15:4) — Данные канала 1.

DAC_DHR8R1 — канал 1: 8 бит

Смещение 0x10, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR8R1.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DACC1DHR

DACC1DHR (биты 7:0) — Данные канала 1.

DAC_DHR12R2 — канал 2: 12 бит, выравнивание вправо

Смещение 0x14, 32 бит, после сброса 0x0000 0000; регистр есть только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098. В коде: DAC->DHR12R2.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—				DACC2DHR

DACC2DHR (биты 11:0) — Данные канала 2.

DAC_DHR12L2 — канал 2: 12 бит, выравнивание влево

Смещение 0x18, 32 бит, после сброса 0x0000 0000; регистр есть только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098. В коде: DAC->DHR12L2.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC2DHR												—

DACC2DHR (биты 15:4) — Данные канала 2.

DAC_DHR8R2 — канал 2: 8 бит

Смещение 0x1C, 32 бит, после сброса 0x0000 0000; регистр есть только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098. В коде: DAC->DHR8R2.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—								DACC2DHR

DACC2DHR (биты 7:0) — Данные канала 2.

DAC_DHR12RD — оба канала: 12 бит, выравнивание вправо

Смещение 0x20, 32 бит, после сброса 0x0000 0000; регистр есть только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098. В коде: DAC->DHR12RD.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—				DACC2DHR
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—				DACC1DHR

DACC2DHR (биты 27:16) — Данные канала 2.
DACC1DHR (биты 11:0) — Данные канала 1.

DAC_DHR12LD — оба канала: 12 бит, выравнивание влево

Смещение 0x24, 32 бит, после сброса 0x0000 0000; регистр есть только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098. В коде: DAC->DHR12LD.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DACC2DHR												—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC1DHR												—

DACC2DHR (биты 31:20) — Данные канала 2.
DACC1DHR (биты 15:4) — Данные канала 1.

DAC_DHR8RD — оба канала: 8 бит

Смещение 0x28, 32 бит, после сброса 0x0000 0000; регистр есть только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098. В коде: DAC->DHR8RD.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC2DHR								DACC1DHR

DACC2DHR (биты 15:8) — Данные канала 2.
DACC1DHR (биты 7:0) — Данные канала 1.

DAC_DOR1 — выходной код канала 1

Смещение 0x2C, 32 бит, после сброса 0x0000 0000. В коде: DAC->DOR1.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—				DACC1DOR

DACC1DOR (биты 11:0) — Выходной код канала 1 (только чтение).

DAC_DOR2 — выходной код канала 2

Смещение 0x30, 32 бит, после сброса 0x0000 0000; регистр есть только у STM32F071, STM32F072, STM32F078, STM32F091, STM32F098. В коде: DAC->DOR2.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—				DACC2DOR

DACC2DOR (биты 11:0) — Выходной код канала 2 (только чтение).

DAC_SR — флаги опустошения DMA и калибровки

Смещение 0x34, 32 бит, после сброса 0x0000 0000. В коде: DAC->SR.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
—		DMAUDR2	—
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—		DMAUDR1	—

DMAUDR2 (бит 29) — Опустошение DMA канала 2: запуски чаще, чем успевает DMA; сбрасывается записью 1.
DMAUDR1 (бит 13) — Опустошение DMA канала 1: запуски чаще, чем успевает DMA; сбрасывается записью 1.

Частые вопросы

Как вывести 1,65 В на PA4 STM32F051?

Включите тактирование ЦАП (RCC_APB1ENR.DACEN), PA4 — в аналоговый режим. DAC->CR = DAC_CR_EN1; DAC->DHR12R1 = 2048 — половина от VDDA 3,3 В.

Источники

STMicroelectronics. RM0091: Reference manual (Rev 10) — раздел 14.10: описание регистров, назначение полей и значения после сброса
STMicroelectronics. cmsis-device-f0 v2.3.8: заголовки CMSIS stm32f031x6.h, stm32f038xx.h, stm32f042x6.h, stm32f048xx.h, stm32f051x8.h, stm32f058xx.h, stm32f071xb.h, stm32f072xb.h, stm32f078xx.h, stm32f091xc.h, stm32f098xx.h — структуры периферии, смещения, адреса экземпляров и макросы полей; лицензия Apache-2.0

Нашли ошибку в регистрах?

Другие регистры STM32F0

Калькуляторы и статьи

STM32F0Cortex-M0, до 48 МГц: F030/F070, F031–F091, F042/F072, F0x8 — линейки и распиновки