Перейти к содержанию

Регистры ЦАП STM32F3

Регистры ЦАП STM32F3: включение каналов, выходной буфер или ключ, внешний и программный запуск, генератор шума и треугольного сигнала, DMA и регистры данных 8 и 12 бит с выравниванием вправо или влево.

Содержание

ЦАП STM32F3 12-битный, по устройству — как у STM32F1 и F4: данные пишут в DHR12R1, DHR12L1 или DHR8R1, по триггеру (таймер, EXTI9 или программный SWTRIG) они переходят в DOR и на выход. Генератор шума и треугольника включается полем WAVE (RM0316, раздел 16.10).

У STM32F303x6/x8 и F328 два блока: в DAC1 канал 1 с выходным буфером (бит BOFF1), а канал 2 и единственный канал DAC2 — без буфера, с ключом на вывод (биты OUTEN). У остальных линеек — один DAC1 с двумя буферизованными каналами.

ЭкземплярБазовый адресЕсть у
DAC0x4000 7400всех
DAC10x4000 7400всех
DAC20x4000 9800STM32F303x8, STM32F328

Регистры блока

РегистрСмещениеНазначениеПосле сброса
DAC_CR0x00Включение каналов, запуск, генератор сигнала, DMA0x0000 0000
DAC_SWTRIGR0x04Программный запуск0x0000 0000
DAC_DHR12R10x08Канал 1: 12 бит, выравнивание вправо0x0000 0000
DAC_DHR12L10x0CКанал 1: 12 бит, выравнивание влево0x0000 0000
DAC_DHR8R10x10Канал 1: 8 бит0x0000 0000
DAC_DHR12R20x14Канал 2: 12 бит, выравнивание вправо0x0000 0000
DAC_DHR12L20x18Канал 2: 12 бит, выравнивание влево0x0000 0000
DAC_DHR8R20x1CКанал 2: 8 бит0x0000 0000
DAC_DHR12RD0x20Оба канала: 12 бит, выравнивание вправо0x0000 0000
DAC_DHR12LD0x24Оба канала: 12 бит, выравнивание влево0x0000 0000
DAC_DHR8RD0x28Оба канала: 8 бит0x0000 0000
DAC_DOR10x2CВыходной код канала 10x0000 0000
DAC_DOR20x30Выходной код канала 20x0000 0000
DAC_SR0x34Флаги опустошения DMA и калибровки0x0000 0000

Конструктор значения

Выберите регистр и значения полей — конструктор покажет 32-битное значение и строку на C с макросами CMSIS. Поля, которые вы не меняете, берутся из значения после сброса.

Значение: 0x00000000

0000 0000 0000 0000 0000 0000 0000 0000

DAC->CR = 0x00000000;

DAC_CR — включение каналов, запуск, генератор сигнала, DMA

Смещение 0x00, 32 бит, после сброса 0x0000 0000. В коде: DAC->CR.

31302928272625242322212019181716
—DMAUDRIE2DMAEN2MAMP2WAVE2TSEL2TEN2BOFF2EN2
1514131211109876543210
—DMAUDRIE1DMAEN1MAMP1WAVE1TSEL1TEN1BOFF1EN1
  • DMAUDRIE2 (бит 29) — Прерывание по опустошению DMA канала 2.
  • DMAUDRIE1 (бит 13) — Прерывание по опустошению DMA канала 1.
  • DMAEN2 (бит 28) — DMA канала 2: запрос по каждому событию запуска.
  • DMAEN1 (бит 12) — DMA канала 1: запрос по каждому событию запуска.
  • MAMP2 (биты 27:24) — Маска шума или амплитуда треугольника канала 2: 0000 — бит 0 LFSR и амплитуда 1, больший код — больше.
  • WAVE2 (биты 23:22) — Генератор сигнала канала 2: выключен, шум, треугольник.
  • WAVE1 (биты 7:6) — Генератор сигнала канала 1: выключен, шум, треугольник.
  • TSEL2 (биты 21:19) — Событие запуска канала 2.
  • TSEL1 (биты 5:3) — Событие запуска канала 1.
  • TEN2 (бит 18) — Запуск канала 2 по событию.
  • TEN1 (бит 2) — Запуск канала 1 по событию.
  • BOFF2 (бит 17) — Отключение выходного буфера канала 2 (только у STM32F303xC/xE, STM32F358, STM32F398).
  • OUTEN2 (бит 17) — Ключ выхода без буфера: канал 2 DAC1 подключается к выводу (STM32F303x6/x8 и F328) (только у STM32F303x8, STM32F328).
  • EN2 (бит 16) — Включение канала 2.
  • EN1 (бит 0) — Включение канала 1.
  • MAMP1 (биты 11:8) — Маска шума или амплитуда треугольника канала 1: 0000 — бит 0 LFSR и амплитуда 1, больший код — больше.
  • BOFF1 (бит 1) — Отключение выходного буфера канала 1.
  • OUTEN1 (бит 1) — Ключ выхода без буфера: канал 1 DAC2 подключается к выводу (STM32F303x6/x8 и F328) (только у STM32F303x8, STM32F328).

DAC_SWTRIGR — программный запуск

Смещение 0x04, 32 бит, после сброса 0x0000 0000. В коде: DAC->SWTRIGR.

31302928272625242322212019181716
—
1514131211109876543210
—SWTRIG2SWTRIG1
  • SWTRIG2 (бит 1) — Программный запуск канала 2; сбрасывается аппаратно.
  • SWTRIG1 (бит 0) — Программный запуск канала 1; сбрасывается аппаратно.

DAC_DHR12R1 — канал 1: 12 бит, выравнивание вправо

Смещение 0x08, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12R1.

31302928272625242322212019181716
—
1514131211109876543210
—DACC1DHR
  • DACC1DHR (биты 11:0) — Данные канала 1.

DAC_DHR12L1 — канал 1: 12 бит, выравнивание влево

Смещение 0x0C, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12L1.

31302928272625242322212019181716
—
1514131211109876543210
DACC1DHR—
  • DACC1DHR (биты 15:4) — Данные канала 1.

DAC_DHR8R1 — канал 1: 8 бит

Смещение 0x10, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR8R1.

31302928272625242322212019181716
—
1514131211109876543210
—DACC1DHR
  • DACC1DHR (биты 7:0) — Данные канала 1.

DAC_DHR12R2 — канал 2: 12 бит, выравнивание вправо

Смещение 0x14, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12R2.

31302928272625242322212019181716
—
1514131211109876543210
—DACC2DHR
  • DACC2DHR (биты 11:0) — Данные канала 2.

DAC_DHR12L2 — канал 2: 12 бит, выравнивание влево

Смещение 0x18, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12L2.

31302928272625242322212019181716
—
1514131211109876543210
DACC2DHR—
  • DACC2DHR (биты 15:4) — Данные канала 2.

DAC_DHR8R2 — канал 2: 8 бит

Смещение 0x1C, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR8R2.

31302928272625242322212019181716
—
1514131211109876543210
—DACC2DHR
  • DACC2DHR (биты 7:0) — Данные канала 2.

DAC_DHR12RD — оба канала: 12 бит, выравнивание вправо

Смещение 0x20, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12RD.

31302928272625242322212019181716
—DACC2DHR
1514131211109876543210
—DACC1DHR
  • DACC2DHR (биты 27:16) — Данные канала 2.
  • DACC1DHR (биты 11:0) — Данные канала 1.

DAC_DHR12LD — оба канала: 12 бит, выравнивание влево

Смещение 0x24, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12LD.

31302928272625242322212019181716
DACC2DHR—
1514131211109876543210
DACC1DHR—
  • DACC2DHR (биты 31:20) — Данные канала 2.
  • DACC1DHR (биты 15:4) — Данные канала 1.

DAC_DHR8RD — оба канала: 8 бит

Смещение 0x28, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR8RD.

31302928272625242322212019181716
—
1514131211109876543210
DACC2DHRDACC1DHR
  • DACC2DHR (биты 15:8) — Данные канала 2.
  • DACC1DHR (биты 7:0) — Данные канала 1.

DAC_DOR1 — выходной код канала 1

Смещение 0x2C, 32 бит, после сброса 0x0000 0000. В коде: DAC->DOR1.

31302928272625242322212019181716
—
1514131211109876543210
—DACC1DOR
  • DACC1DOR (биты 11:0) — Выходной код канала 1 (только чтение).

DAC_DOR2 — выходной код канала 2

Смещение 0x30, 32 бит, после сброса 0x0000 0000. В коде: DAC->DOR2.

31302928272625242322212019181716
—
1514131211109876543210
—DACC2DOR
  • DACC2DOR (биты 11:0) — Выходной код канала 2 (только чтение).

DAC_SR — флаги опустошения DMA и калибровки

Смещение 0x34, 32 бит, после сброса 0x0000 0000. В коде: DAC->SR.

31302928272625242322212019181716
—DMAUDR2—
1514131211109876543210
—DMAUDR1—
  • DMAUDR2 (бит 29) — Опустошение DMA канала 2: запуски чаще, чем успевает DMA; сбрасывается записью 1.
  • DMAUDR1 (бит 13) — Опустошение DMA канала 1: запуски чаще, чем успевает DMA; сбрасывается записью 1.

Частые вопросы

Как вывести синус через ЦАП STM32F303?

Подготовьте таблицу отсчётов, настройте TIM6 на частоту отсчётов и TRGO = событие обновления, в DAC_CR выберите TSEL1 = TIM6, TEN1 = 1, DMAEN1 = 1 и запустите DMA из таблицы в DHR12R1 в циклическом режиме.

Какая выходная нагрузка допустима?

С буфером — не меньше 5 кОм и до 50 пФ (по даташиту). Без буфера выход высокоомный: его подключают к входу с высоким сопротивлением, к ОУ или к внутреннему компаратору.

Источники

  1. STMicroelectronics. RM0316: Reference manual (Rev 10) — раздел 16.10: описание регистров, назначение полей и значения после сброса
  2. STMicroelectronics. cmsis-device-f3 v2.3.9: заголовки CMSIS stm32f303x8.h, stm32f303xc.h, stm32f303xe.h, stm32f328xx.h, stm32f358xx.h, stm32f398xx.h — структуры периферии, смещения, адреса экземпляров и макросы полей; лицензия Apache-2.0

Нашли ошибку в регистрах?

Другие регистры STM32F3

Калькуляторы и статьи