Перейти к содержанию

Как умножить частоту на 74HC4046?

Обновлено Редакция GAW

Содержание

74HC4046 — микросхема ФАПЧ с генератором, управляемым напряжением (ГУН), и тремя фазовыми детекторами. Даташит TI прямо называет среди её применений синтез и умножение частоты. Идея простая: если выход ГУН перед детектором поделить на N, петля подстроит ГУН так, чтобы после деления частота совпала с входной, — значит, сам ГУН будет работать на частоте в N раз выше.

fвых=N⋅fвхf_\text{вых} = N \cdot f_\text{вх}

Схема

УзелПодключение
Входсигнал на SIGIN (логические уровни или через конденсатор)
ДелительVCOOUT → счётчик на N → COMPIN
Детекторвыход PC2 через фильтр на VCOIN
Диапазон ГУНR1, C1 и при необходимости R2 по графикам даташита
ВыходVCOOUT, скважность 50 %

Пример (наш расчёт). Вход 1 кГц, нужно 100 кГц: делитель на 100, например два счётчика на 10. ГУН настраивают так, чтобы 100 кГц была внутри его диапазона с запасом в обе стороны. Без входного сигнала ГУН с детектором PC2 уходит на минимальную частоту — так удобно проверить нижнюю границу.

Почему PC2

Детектор PC2 работает по фронтам: скважность входа ему не важна, полоса захвата равна полосе удержания и не зависит от фильтра, а в захвате разность фаз нулевая. Детектор PC1 на исключающем ИЛИ требует скважности 50 % и может захватиться вблизи гармоник центральной частоты — для умножителя это ошибка в N раз хуже.

Фильтр петли

Между PC2 и входом ГУН ставят RC-фильтр. Он сглаживает импульсы детектора, иначе выходная частота дрожит в такт с частотой сравнения. Узкий фильтр даёт чистый выход, но медленный захват, и TI в SWRA029 напоминает о запасе по фазе не меньше 40–45°. Постоянную времени простого RC-звена считает калькулятор RC-фильтра.

Подходящие счётчики-делители разобраны в статье о CD4017 и CD4060, теория петли и выбор фильтра — в статье «ФАПЧ: принцип работы», основы — в статье о ФАПЧ.

Похожие вопросы

Какой делитель поставить в обратную связь?

Любой счётчик логики той же серии с нужным коэффициентом деления: двоичный — для N, кратных степени двойки, десятичный вроде 4017 — для деления на 10, программируемый — для произвольного N. Счётчик должен успевать на частоте ГУН.

Почему на выходе умножителя дрожит частота?

Фильтр петли пропускает на вход ГУН пульсации с частотой сравнения, и они модулируют выходную частоту. Чем ниже входная частота и чем шире фильтр, тем заметнее дрожание; помогает фильтр с меньшей полосой, но тогда петля дольше входит в захват.

Можно ли умножить частоту не в целое число раз?

Да, если поделить и входную частоту: с делителем на R перед входом SIGIN выход будет N/R · fвх — так устроены синтезаторы частоты по TI SWRA029. Частота сравнения при этом падает в R раз, и фильтр петли придётся сделать медленнее.

Источники

  1. Texas Instruments. CD54/74HC4046A, CD54/74HCT4046A High-Speed CMOS Logic Phase-Locked Loop with VCO (SCHS204J, revised December 2003) — с. 1: применения — синтез и умножение частоты; три фазовых компаратора PC1, PC2, PC3; General Description: выход ГУН подают на COMPIN напрямую или через делитель частоты, скважность выхода ГУН 50 %; диапазон ГУН задают R1 и C1, R2 — смещение; PC2: VDEMOUT = (VCC/4π)(φSIGIN − φCOMPIN), в захвате разность фаз нулевая, полоса захвата равна полосе удержания и не зависит от фильтра; PC1 может захватиться вблизи гармоник; пульсации на выходе фильтра на частоте сравнения
  2. Texas Instruments. Barrett C. (ed.) Fractional/Integer-N PLL Basics (SWRA029, August 1999) — fvco = N · fr; фильтр петли подавляет помехи на частоте сравнения, но чем он уже, тем медленнее перестройка; запас по фазе не меньше 40–45°

Нашли ошибку?

Смотрите также