Перейти к содержанию

Дробный синтезатор частоты (fractional-N)

В обычном синтезаторе шаг частоты равен частоте сравнения, и для мелкого шага приходится делить на огромное N — с шумом и медленной перестройкой. Дробный синтезатор обходит это: он делит на дробное число в среднем.

Обновлено Редакция GAW

Содержание

Дробный синтезатор (fractional-N) — синтезатор частоты на ФАПЧ, в котором коэффициент деления в цепи обратной связи переключают во время работы между N и N + 1 так, чтобы средний коэффициент был дробным. Выходная частота (TI SWRA029, ур. 5):

fvco=fr(N+KF)f_{vco} = f_r \left(N + \frac{K}{F}\right)

где fr — частота сравнения, N, K и F — целые, F — дробный модуль: например, F = 8 даёт шаг 1/8 частоты сравнения.

Зачем

В целочисленном (integer-N) синтезаторе шаг сетки равен частоте сравнения. Для шага 30 кГц на 960 МГц нужно N около 32 000, а умножение на N поднимает шум фазового детектора на 20·lg N — при N = 30 000 это около 90 дБ. Кроме того, помехи детектора на частоте сравнения приходится давить узким фильтром, а узкий фильтр замедляет перестройку (SWRA029, с. 6–7). Дробный синтезатор разрывает связь шага с частотой сравнения: шаг fr/F, а fr можно поднять в F раз.

Пример TI (SWRA029, с. 32): fr = 480 кГц, N = 2000 — выход 960 МГц. Чтобы получить 960,03 МГц, делитель 15 циклов из 16 делит на 2000 и один раз — на 2001; среднее — 2000 + 1/16. N меньше в 16 раз, частота сравнения выше в 16 раз, а шаг тот же 30 кГц.

Аккумулятор

Переключением управляет дробный аккумулятор — счётчик ёмкостью F, к которому каждый цикл сравнения прибавляется K. При переполнении он заставляет делитель один раз поделить на N + 1. При F = 16 и K = 3 содержимое меняется как 0, 3, 6, 9, 12, 15, 2, 5… — три переполнения за 16 циклов, среднее N + 3/16 (SWRA029, с. 33). Технически это расширение делителя с двумя коэффициентами: переполнение на один цикл увеличивает счётчик A.

Дробные помехи

Мгновенная ошибка фазы при этом растёт ступеньками по 2π/F и сбрасывается с переполнением; она модулирует ГУН и даёт дробные паразитные составляющие на расстоянии от fr/F от несущей. Без фильтрации TI оценивает их как 20·lg(2π/2√2) ≈ 7 дБн — сильнее несущей и намного сильнее обычной помехи на частоте сравнения (SWRA029, с. 34). При шаге сетки 10–200 кГц, как в связи, петлевой фильтр их не подавит, поэтому содержимое аккумулятора, равное текущей ошибке фазы, используют для компенсации: TI говорит о снижении дробных помех до 40 дБ ещё до фильтра (с. 35).

Как дробный синтезатор влияет на фазовый шум и время перестройки по сравнению с целочисленным — в статье «ФАПЧ (PLL)».

Частые вопросы

Чем fractional-N лучше integer-N?

Частотой сравнения. В целочисленном синтезаторе шаг сетки равен частоте сравнения, и для шага 30 кГц на 960 МГц нужно N = 32 000. В дробном шаг равен Fr/F, поэтому частоту сравнения можно поднять в F раз, а N уменьшить: в примере TI — N = 2000 при 480 кГц. Меньше N — меньше умножение шума детектора, выше частота сравнения — шире допустимая полоса петли и быстрее перестройка.

Откуда у дробного синтезатора паразитные составляющие?

От периодического переключения делителя: в среднем коэффициент правильный, но мгновенная ошибка фазы растёт ступеньками и сбрасывается с каждым переполнением аккумулятора. Эта пилообразная ошибка модулирует ГУН и даёт дробные помехи на расстоянии от Fr/F от несущей. По оценке TI без фильтрации они могут быть даже сильнее несущей, поэтому их компенсируют схемотехнически.

Как получается дробный коэффициент, если делитель целочисленный?

Усреднением. Аккумулятор размером F каждый цикл сравнения прибавляет K и при переполнении заставляет делитель один раз поделить на N + 1 вместо N. За F циклов это происходит K раз, и средний коэффициент — N + K/F. В примере TI 15 циклов по 2000 и один по 2001 дают 2000 + 1/16.

Источники

  1. Texas Instruments. Barrett C. (ed.) Fractional/Integer-N PLL Basics (SWRA029, August 1999) — с. 6–7: в целочисленном синтезаторе шаг сетки равен Fr; умножение на N поднимает шум детектора на 20·lg N, N = 30 000 — около 90 дБ; узкий фильтр против помех на Fr замедляет перестройку; дробный: делитель переключают между N и N + 1, Fvco = Fr·(N + K/F), F — дробный модуль; с. 32–33: аккумулятор; пример N = 2000, Fr = 0,48 МГц → 960 МГц, для 960,03 МГц 15 циклов по 2000 и один по 2001, среднее 2000 + 1/16; при F = 16, K = 3 три переполнения за 16 циклов; переполнение переключает счётчик A; с. 34–35: ошибка фазы 2π/F × содержимое аккумулятора; дробная помеха — на расстоянии от Fr/F от несущей, без фильтра оценка 20·lg(2π/2√2) ≈ 7 дБн, сильнее опорной; компенсация снижает дробные помехи до 40 дБ до фильтра; при шаге 10–200 кГц одной фильтрации петлёй недостаточно
  2. Texas Instruments. CD54/74HC4046A High-Speed CMOS Logic Phase-Locked Loop with VCO (SCHS204J) — для сравнения: ФАПЧ общего назначения с целочисленным внешним делителем в цепи обратной связи

Нашли ошибку?

Смотрите также