Перейти к содержанию

Регистры DAC STM32F4

Регистры ЦАП STM32F4: включение каналов и выходного буфера, внешний и программный запуск, генерация шума и треугольного сигнала, DMA, регистры данных 8 и 12 бит с выравниванием вправо и влево, одиночные и двойные.

Содержание

ЦАП есть у всех STM32F405/407 и F42x/43x: два 12-битных канала с выходами на PA4 (DAC_OUT1) и PA5 (DAC_OUT2). Напряжение на выходе — VREF+ × DOR / 4096. Данные пишут в регистры DHR: 12 бит с выравниванием вправо (DHR12Rx) или влево (DHR12Lx) либо 8 бит (DHR8Rx); регистры с буквой D записывают оба канала одной операцией (RM0090, раздел 14.5).

Без запуска (TEN = 0) значение переходит из DHR в выходной регистр DOR через такт APB1, с запуском — через три такта после события. Событие выбирает поле TSEL: таймеры TIM2, TIM4–TIM7, а также TRGO таймера TIM8, линия 9 EXTI или программный запуск битом SWTRIG (TSEL = 111). Тактирование ЦАП — бит DACEN в RCC_APB1ENR.

Поле WAVE добавляет к DHR псевдослучайный шум от регистра LFSR или треугольный сигнал, а MAMP задаёт маску шума или амплитуду треугольника. При DMAEN = 1 каждое событие запуска запрашивает у DMA новое значение — так выводят сигнал из таблицы. Если DMA не успевает за триггером, ставится флаг DMAUDRx в DAC_SR, а при DMAUDRIEx = 1 — прерывание. Выходной буфер (BOFF = 0) снижает выходное сопротивление; без него выход экономичнее, но слабее.

ЭкземплярБазовый адресЕсть у
DAC0x4000 7400всех
DAC10x4000 7400всех

Регистры блока

РегистрСмещениеНазначениеПосле сброса
DAC_CR0x00Управление каналами0x0000 0000
DAC_SWTRIGR0x04Программный запуск0x0000 0000
DAC_DHR12R10x08Данные канала 1: 12 бит вправо0x0000 0000
DAC_DHR12L10x0CДанные канала 1: 12 бит влево0x0000 0000
DAC_DHR8R10x10Данные канала 1: 8 бит0x0000 0000
DAC_DHR12R20x14Данные канала 2: 12 бит вправо0x0000 0000
DAC_DHR12L20x18Данные канала 2: 12 бит влево0x0000 0000
DAC_DHR8R20x1CДанные канала 2: 8 бит0x0000 0000
DAC_DHR12RD0x20Данные обоих каналов: 12 бит вправо0x0000 0000
DAC_DHR12LD0x24Данные обоих каналов: 12 бит влево0x0000 0000
DAC_DHR8RD0x28Данные обоих каналов: 8 бит0x0000 0000
DAC_DOR10x2CВыходные данные канала 10x0000 0000
DAC_DOR20x30Выходные данные канала 20x0000 0000
DAC_SR0x34Флаги опустошения DMA0x0000 0000

Конструктор значения

Выберите регистр и значения полей — конструктор покажет 32-битное значение и строку на C с макросами CMSIS. Поля, которые вы не меняете, берутся из значения после сброса.

Значение: 0x00000000

0000 0000 0000 0000 0000 0000 0000 0000

DAC->CR = 0x00000000;

DAC_CR — управление каналами

Смещение 0x00, 32 бит, после сброса 0x0000 0000. В коде: DAC->CR.

31302928272625242322212019181716
—DMAUDRIE2DMAEN2MAMP2WAVE2TSEL2TEN2BOFF2EN2
1514131211109876543210
—DMAUDRIE1DMAEN1MAMP1WAVE1TSEL1TEN1BOFF1EN1
  • DMAUDRIE2 (бит 29) — Прерывание по опустошению DMA канала 2.
  • DMAUDRIE1 (бит 13) — Прерывание по опустошению DMA канала 1.
  • DMAEN2 (бит 28) — DMA канала 2: запрос по каждому событию запуска.
  • DMAEN1 (бит 12) — DMA канала 1: запрос по каждому событию запуска.
  • MAMP2 (биты 27:24) — Маска шума или амплитуда треугольника канала 2: 0000 — бит 0 LFSR и амплитуда 1, больший код — больше.
  • WAVE2 (биты 23:22) — Генерация сигнала канала 2: шум или треугольник.
    WAVE2Значение
    00Выключена
    01Шум
    10Треугольник
    11Треугольник
  • WAVE1 (биты 7:6) — Генерация сигнала канала 1: шум или треугольник.
    WAVE1Значение
    00Выключена
    01Шум
    10Треугольник
    11Треугольник
  • TSEL2 (биты 21:19) — Событие запуска канала 2.
    TSEL2Значение
    000TIM6 TRGO
    001TIM8 TRGO
    010TIM7 TRGO
    011TIM5 TRGO
    100TIM2 TRGO
    101TIM4 TRGO
    110Линия 9 EXTI
    111Программный запуск SWTRIG
  • TSEL1 (биты 5:3) — Событие запуска канала 1.
    TSEL1Значение
    000TIM6 TRGO
    001TIM8 TRGO
    010TIM7 TRGO
    011TIM5 TRGO
    100TIM2 TRGO
    101TIM4 TRGO
    110Линия 9 EXTI
    111Программный запуск SWTRIG
  • TEN2 (бит 18) — Запуск канала 2 по событию.
  • TEN1 (бит 2) — Запуск канала 1 по событию.
  • BOFF2 (бит 17) — Отключение выходного буфера канала 2.
    BOFF2Значение
    0Буфер включён
    1Буфер выключен
  • BOFF1 (бит 1) — Отключение выходного буфера канала 1.
    BOFF1Значение
    0Буфер включён
    1Буфер выключен
  • EN2 (бит 16) — Включение канала 2.
  • EN1 (бит 0) — Включение канала 1.
  • MAMP1 (биты 11:8) — Маска шума или амплитуда треугольника канала 1: 0000 — бит 0 LFSR и амплитуда 1, больший код — больше.

DAC_SWTRIGR — программный запуск

Смещение 0x04, 32 бит, после сброса 0x0000 0000. В коде: DAC->SWTRIGR.

31302928272625242322212019181716
—
1514131211109876543210
—SWTRIG2SWTRIG1
  • SWTRIG2 (бит 1) — Программный запуск канала 2; сбрасывается аппаратно.
  • SWTRIG1 (бит 0) — Программный запуск канала 1; сбрасывается аппаратно.

DAC_DHR12R1 — данные канала 1: 12 бит вправо

Смещение 0x08, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12R1.

31302928272625242322212019181716
—
1514131211109876543210
—DACC1DHR
  • DACC1DHR (биты 11:0) — Данные канала 1.

DAC_DHR12L1 — данные канала 1: 12 бит влево

Смещение 0x0C, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12L1.

31302928272625242322212019181716
—
1514131211109876543210
DACC1DHR—
  • DACC1DHR (биты 15:4) — Данные канала 1.

DAC_DHR8R1 — данные канала 1: 8 бит

Смещение 0x10, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR8R1.

31302928272625242322212019181716
—
1514131211109876543210
—DACC1DHR
  • DACC1DHR (биты 7:0) — Данные канала 1.

DAC_DHR12R2 — данные канала 2: 12 бит вправо

Смещение 0x14, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12R2.

31302928272625242322212019181716
—
1514131211109876543210
—DACC2DHR
  • DACC2DHR (биты 11:0) — Данные канала 2.

DAC_DHR12L2 — данные канала 2: 12 бит влево

Смещение 0x18, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12L2.

31302928272625242322212019181716
—
1514131211109876543210
DACC2DHR—
  • DACC2DHR (биты 15:4) — Данные канала 2.

DAC_DHR8R2 — данные канала 2: 8 бит

Смещение 0x1C, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR8R2.

31302928272625242322212019181716
—
1514131211109876543210
—DACC2DHR
  • DACC2DHR (биты 7:0) — Данные канала 2.

DAC_DHR12RD — данные обоих каналов: 12 бит вправо

Смещение 0x20, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12RD.

31302928272625242322212019181716
—DACC2DHR
1514131211109876543210
—DACC1DHR
  • DACC2DHR (биты 27:16) — Данные канала 2.
  • DACC1DHR (биты 11:0) — Данные канала 1.

DAC_DHR12LD — данные обоих каналов: 12 бит влево

Смещение 0x24, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12LD.

31302928272625242322212019181716
DACC2DHR—
1514131211109876543210
DACC1DHR—
  • DACC2DHR (биты 31:20) — Данные канала 2.
  • DACC1DHR (биты 15:4) — Данные канала 1.

DAC_DHR8RD — данные обоих каналов: 8 бит

Смещение 0x28, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR8RD.

31302928272625242322212019181716
—
1514131211109876543210
DACC2DHRDACC1DHR
  • DACC2DHR (биты 15:8) — Данные канала 2.
  • DACC1DHR (биты 7:0) — Данные канала 1.

DAC_DOR1 — выходные данные канала 1

Смещение 0x2C, 32 бит, после сброса 0x0000 0000. В коде: DAC->DOR1.

31302928272625242322212019181716
—
1514131211109876543210
—DACC1DOR
  • DACC1DOR (биты 11:0) — Выходной код канала 1 (только чтение).

DAC_DOR2 — выходные данные канала 2

Смещение 0x30, 32 бит, после сброса 0x0000 0000. В коде: DAC->DOR2.

31302928272625242322212019181716
—
1514131211109876543210
—DACC2DOR
  • DACC2DOR (биты 11:0) — Выходной код канала 2 (только чтение).

DAC_SR — флаги опустошения DMA

Смещение 0x34, 32 бит, после сброса 0x0000 0000. В коде: DAC->SR.

31302928272625242322212019181716
—DMAUDR2—
1514131211109876543210
—DMAUDR1—
  • DMAUDR2 (бит 29) — Опустошение DMA канала 2: запуски чаще, чем успевает DMA; сбрасывается записью 1.
  • DMAUDR1 (бит 13) — Опустошение DMA канала 1: запуски чаще, чем успевает DMA; сбрасывается записью 1.

Частые вопросы

Как вывести напряжение на ЦАП STM32F4?

Включите тактирование ЦАП (DACEN в RCC_APB1ENR) и порта A, переведите PA4 в аналоговый режим, включите канал: DAC->CR |= DAC_CR_EN1. Запишите код в DAC->DHR12R1: при VREF+ = 3,3 В значение 2048 даёт около 1,65 В.

Как сделать синус на ЦАП?

Положите таблицу отсчётов в память, настройте таймер TIM6 на частоту отсчётов с TRGO по обновлению, выберите его в TSEL1 (000), включите TEN1 и DMAEN1 и настройте канал DMA в кольцевом режиме из таблицы в DHR12R1. Частота синуса — частота отсчётов, делённая на длину таблицы.

Источники

  1. STMicroelectronics. RM0090: Reference manual (Rev 22) — раздел 14.5: описание регистров, назначение полей и значения после сброса
  2. STMicroelectronics. cmsis-device-f4 v2.6.11: заголовки CMSIS stm32f405xx.h, stm32f407xx.h, stm32f415xx.h, stm32f417xx.h, stm32f427xx.h, stm32f429xx.h, stm32f437xx.h, stm32f439xx.h — структуры периферии, смещения, адреса экземпляров и макросы полей; лицензия Apache-2.0

Нашли ошибку в регистрах?

Другие регистры STM32F4

Калькуляторы и статьи