Регистры DBGMCU STM32F4
Регистры блока отладки DBGMCU STM32F4: идентификатор устройства и ревизии кристалла, сохранение отладки в режимах пониженного потребления, выводы трассировки и остановка периферии при остановленном ядре.
Регистр IDCODE хранит код устройства DEV_ID и ревизию кристалла REV_ID. Коды STM32F4 по RM0090: 0x413 — STM32F405/407/415/417, 0x419 — STM32F42x/43x. По ним программа и программатор определяют, с каким кристаллом работают (разделы 38.6.1 и 38.16).
Биты DBG_SLEEP, DBG_STOP и DBG_STANDBY сохраняют тактирование ядра Cortex-M4 для отладчика в режимах пониженного потребления — иначе отладчик теряет связь при входе в Stop или Standby. TRACE_IOEN и TRACE_MODE включают выводы трассировки. Остановка таймеров, сторожей, RTC, CAN и таймаута SMBus у I2C при остановленном ядре включается битами регистров DBGMCU_APB1_FZ и DBGMCU_APB2_FZ.
| Экземпляр | Базовый адрес | Есть у |
|---|---|---|
| DBGMCU | 0xE004 2000 | всех |
Регистры блока
| Регистр | Смещение | Назначение | После сброса |
|---|---|---|---|
| DBGMCU_IDCODE | 0x00 | Код устройства и ревизии | — |
| DBGMCU_CR | 0x04 | Отладка в режимах пониженного потребления и трассировка | — |
| DBGMCU_APB1_FZ | 0x08 | Остановка периферии APB1 на точке останова | — |
| DBGMCU_APB2_FZ | 0x0C | Остановка периферии APB2 на точке останова | — |
Конструктор значения
Выберите регистр и значения полей — конструктор покажет 32-битное значение и строку на C с макросами CMSIS. Поля, которые вы не меняете, берутся из значения после сброса.
Значение: 0x00000000
0000 0000 0000 0000 0000 0000 0000 0000
DBGMCU->IDCODE = 0x00000000;DBGMCU_IDCODE — код устройства и ревизии
Смещение 0x00, адрес 0xE004 2000, 32 бит. В коде: DBGMCU->IDCODE.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| REV_ID | |||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| — | DEV_ID | ||||||||||||||
- REV_ID (биты 31:16) — Ревизия кристалла.
- DEV_ID (биты 11:0) — Код устройства.
DBGMCU_CR — отладка в режимах пониженного потребления и трассировка
Смещение 0x04, адрес 0xE004 2004, 32 бит. В коде: DBGMCU->CR.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| — | |||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| — | TRACE_MODE | TRACE_IOEN | — | DBG_STANDBY | DBG_STOP | DBG_SLEEP | |||||||||
- TRACE_MODE (биты 7:6) — Режим трассировки.
TRACE_MODE Значение 00 Асинхронный 01 Синхронный, 1 бит данных 10 Синхронный, 2 бита данных 11 Синхронный, 4 бита данных - TRACE_IOEN (бит 5) — Включение выводов трассировки.
- DBG_STANDBY (бит 2) — Отладка в режиме Standby.
- DBG_STOP (бит 1) — Отладка в режиме Stop.
- DBG_SLEEP (бит 0) — Отладка в режиме Sleep.
DBGMCU_APB1_FZ — остановка периферии APB1 на точке останова
Смещение 0x08, адрес 0xE004 2008, 32 бит. В коде: DBGMCU->APB1FZ.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| — | DBG_CAN2_STOP | DBG_CAN1_STOP | — | DBG_I2C3_SMBUS_TIMEOUT | DBG_I2C2_SMBUS_TIMEOUT | DBG_I2C1_SMBUS_TIMEOUT | — | ||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| — | DBG_IWDG_STOP | DBG_WWDG_STOP | DBG_RTC_STOP | — | DBG_TIM14_STOP | DBG_TIM13_STOP | DBG_TIM12_STOP | DBG_TIM7_STOP | DBG_TIM6_STOP | DBG_TIM5_STOP | DBG_TIM4_STOP | DBG_TIM3_STOP | DBG_TIM2_STOP | ||
- DBG_CAN2_STOP (бит 26) — Остановка CAN2 при остановленном ядре.
- DBG_CAN1_STOP (бит 25) — Остановка CAN1 при остановленном ядре.
- DBG_I2C3_SMBUS_TIMEOUT (бит 23) — Остановка таймаута SMBus у I2C3 при остановленном ядре.
- DBG_I2C2_SMBUS_TIMEOUT (бит 22) — Остановка таймаута SMBus у I2C2 при остановленном ядре.
- DBG_I2C1_SMBUS_TIMEOUT (бит 21) — Остановка таймаута SMBus у I2C1 при остановленном ядре.
- DBG_IWDG_STOP (бит 12) — Остановка IWDG при остановленном ядре.
- DBG_WWDG_STOP (бит 11) — Остановка WWDG при остановленном ядре.
- DBG_RTC_STOP (бит 10) — Остановка RTC при остановленном ядре.
- DBG_TIM14_STOP (бит 8) — Остановка таймера TIM14 при остановленном ядре.
- DBG_TIM13_STOP (бит 7) — Остановка таймера TIM13 при остановленном ядре.
- DBG_TIM12_STOP (бит 6) — Остановка таймера TIM12 при остановленном ядре.
- DBG_TIM7_STOP (бит 5) — Остановка таймера TIM7 при остановленном ядре.
- DBG_TIM6_STOP (бит 4) — Остановка таймера TIM6 при остановленном ядре.
- DBG_TIM5_STOP (бит 3) — Остановка таймера TIM5 при остановленном ядре.
- DBG_TIM4_STOP (бит 2) — Остановка таймера TIM4 при остановленном ядре.
- DBG_TIM3_STOP (бит 1) — Остановка таймера TIM3 при остановленном ядре.
- DBG_TIM2_STOP (бит 0) — Остановка таймера TIM2 при остановленном ядре.
DBGMCU_APB2_FZ — остановка периферии APB2 на точке останова
Смещение 0x0C, адрес 0xE004 200C, 32 бит. В коде: DBGMCU->APB2FZ.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| — | DBG_TIM11_STOP | DBG_TIM10_STOP | DBG_TIM9_STOP | ||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| — | DBG_TIM8_STOP | DBG_TIM1_STOP | |||||||||||||
- DBG_TIM11_STOP (бит 18) — Остановка таймера TIM11 при остановленном ядре.
- DBG_TIM10_STOP (бит 17) — Остановка таймера TIM10 при остановленном ядре.
- DBG_TIM9_STOP (бит 16) — Остановка таймера TIM9 при остановленном ядре.
- DBG_TIM8_STOP (бит 1) — Остановка таймера TIM8 при остановленном ядре.
- DBG_TIM1_STOP (бит 0) — Остановка таймера TIM1 при остановленном ядре.
Частые вопросы
Почему отладчик отваливается в режиме Stop?
В Stop останавливаются частоты ядра и отладочного интерфейса. Установите DBGMCU->CR |= DBGMCU_CR_DBG_STOP — тогда отладка продолжит работать, хотя потребление в Stop вырастет.
Как сделать, чтобы таймер не шёл на точке останова?
Установите бит DBG_TIMx_STOP нужного таймера в регистрах DBGMCU. То же есть для сторожевых таймеров: с DBG_IWDG_STOP сторож не сбросит микроконтроллер, пока отладчик держит ядро.
Источники
- STMicroelectronics. RM0090: Reference manual (Rev 22) — раздел 38.6.1 и 38.16: описание регистров, назначение полей и значения после сброса
- STMicroelectronics. cmsis-device-f4 v2.6.11: заголовки CMSIS stm32f405xx.h, stm32f407xx.h, stm32f415xx.h, stm32f417xx.h, stm32f427xx.h, stm32f429xx.h, stm32f437xx.h, stm32f439xx.h — структуры периферии, смещения, адреса экземпляров и макросы полей; лицензия Apache-2.0
Нашли ошибку в регистрах?
Другие регистры STM32F4
- Все регистры STM32F4Блоки периферии и заголовки CMSIS
- RCC — сброс и тактированиеRCC_CR, RCC_PLLCFGR, RCC_CFGR, RCC_CIR, RCC_AHB1RSTR, RCC_AHB2RSTR
- GPIO — порты ввода-выводаGPIOx_MODER, GPIOx_OTYPER, GPIOx_OSPEEDR, GPIOx_PUPDR, GPIOx_IDR, GPIOx_ODR
- SYSCFG — системная конфигурацияSYSCFG_MEMRMP, SYSCFG_PMC, SYSCFG_EXTICR1, SYSCFG_EXTICR2, SYSCFG_EXTICR3, SYSCFG_EXTICR4
- EXTI — контроллер внешних прерываний и событийEXTI_IMR, EXTI_EMR, EXTI_RTSR, EXTI_FTSR, EXTI_SWIER, EXTI_PR
- USART — последовательные порты USART и UARTUSART_SR, USART_DR, USART_BRR, USART_CR1, USART_CR2, USART_CR3
- SPI — интерфейсы SPI и I2SSPI_CR1, SPI_CR2, SPI_SR, SPI_DR, SPI_CRCPR, SPI_RXCRCR
- I2C — интерфейс I2CI2C_CR1, I2C_CR2, I2C_OAR1, I2C_OAR2, I2C_DR, I2C_SR1
- TIM — таймерыTIMx_CR1, TIMx_CR2, TIMx_SMCR, TIMx_DIER, TIMx_SR, TIMx_EGR
- DMA — контроллеры прямого доступа к памятиDMA_LISR, DMA_HISR, DMA_LIFCR, DMA_HIFCR, DMA_SxCR, DMA_SxNDT
- ADC — аналого-цифровые преобразователиADC_SR, ADC_CR1, ADC_CR2, ADC_SMPR1, ADC_SMPR2, ADC_JOFR1
- IWDG — независимый сторожевой таймерIWDG_KR, IWDG_PR, IWDG_RLR, IWDG_SR
- WWDG — оконный сторожевой таймерWWDG_CR, WWDG_CFR, WWDG_SR
- CRC — блок вычисления CRCCRC_DR, CRC_IDR, CRC_CR