Перейти к содержанию

Регистры DAC STM32G0

Регистры ЦАП STM32G0: включение каналов, источник запуска, генератор сигнала, DMA, регистры данных, режимы выхода с буфером и без, выборка-хранение и калибровка смещения.

Содержание

ЦАП на два канала есть у STM32G05x, G06x, G07x, G08x и G0B1/C1; у STM32G03x и G04x его нет. Режим выхода задаёт поле MODEx регистра MCR: с буфером или без, на вывод или только на внутреннюю периферию (компараторы), а также режим выборки-хранения, в котором ЦАП обновляет конденсатор и выключается для экономии (RM0444, раздел 16.4).

Калибровка смещения выходного буфера — бит CENx и подбор OTRIMx по флагу CAL_FLAGx; заводские значения загружаются после сброса. Код пишут в DHR12R, DHR12L или DHR8R; запуск от таймеров и DMA — как у STM32F0.

ЭкземплярБазовый адресЕсть у
DAC0x4000 7400всех
DAC10x4000 7400всех

Регистры блока

РегистрСмещениеНазначениеПосле сброса
DAC_CR0x00Включение каналов, запуск, генератор сигнала, DMA0x0000 0000
DAC_SWTRIGR0x04Программный запуск0x0000 0000
DAC_DHR12R10x08Канал 1: 12 бит, выравнивание вправо0x0000 0000
DAC_DHR12L10x0CКанал 1: 12 бит, выравнивание влево0x0000 0000
DAC_DHR8R10x10Канал 1: 8 бит0x0000 0000
DAC_DHR12R20x14Канал 2: 12 бит, выравнивание вправо0x0000 0000
DAC_DHR12L20x18Канал 2: 12 бит, выравнивание влево0x0000 0000
DAC_DHR8R20x1CКанал 2: 8 бит0x0000 0000
DAC_DHR12RD0x20Оба канала: 12 бит, выравнивание вправо0x0000 0000
DAC_DHR12LD0x24Оба канала: 12 бит, выравнивание влево0x0000 0000
DAC_DHR8RD0x28Оба канала: 8 бит0x0000 0000
DAC_DOR10x2CВыходной код канала 10x0000 0000
DAC_DOR20x30Выходной код канала 20x0000 0000
DAC_SR0x34Флаги опустошения DMA и калибровки0x0000 0000
DAC_CCR0x38Калибровка смещения0x00XX 00XX
DAC_MCR0x3CРежим выхода: буфер, выборка-хранение0x0000 0000
DAC_SHSR10x40Выборка-хранение: время выборки канала 10x0000 0000
DAC_SHSR20x44Выборка-хранение: время выборки канала 20x0000 0000
DAC_SHHR0x48Выборка-хранение: время хранения0x0001 0001
DAC_SHRR0x4CВыборка-хранение: время обновления0x0001 0001

Конструктор значения

Выберите регистр и значения полей — конструктор покажет 32-битное значение и строку на C с макросами CMSIS. Поля, которые вы не меняете, берутся из значения после сброса.

Значение: 0x00000000

0000 0000 0000 0000 0000 0000 0000 0000

DAC->CR = 0x00000000;

DAC_CR — включение каналов, запуск, генератор сигнала, DMA

Смещение 0x00, 32 бит, после сброса 0x0000 0000. В коде: DAC->CR.

31302928272625242322212019181716
—CEN2DMAUDRIE2DMAEN2MAMP2WAVE2TSEL2TEN2EN2
1514131211109876543210
—CEN1DMAUDRIE1DMAEN1MAMP1WAVE1TSEL1TEN1EN1
  • CEN2 (бит 30) — Режим калибровки смещения канала 2.
  • CEN1 (бит 14) — Режим калибровки смещения канала 1.
  • DMAUDRIE2 (бит 29) — Прерывание по опустошению DMA канала 2.
  • DMAUDRIE1 (бит 13) — Прерывание по опустошению DMA канала 1.
  • DMAEN2 (бит 28) — DMA канала 2: запрос по каждому событию запуска.
  • DMAEN1 (бит 12) — DMA канала 1: запрос по каждому событию запуска.
  • MAMP2 (биты 27:24) — Маска шума или амплитуда треугольника канала 2: 0000 — бит 0 LFSR и амплитуда 1, больший код — больше.
  • WAVE2 (биты 23:22) — Генерация сигнала канала 2: шум или треугольник.
  • WAVE1 (биты 7:6) — Генерация сигнала канала 1: шум или треугольник.
  • TSEL2 (биты 21:18) — Событие запуска канала 2.
  • TSEL1 (биты 5:2) — Событие запуска канала 1.
  • TEN2 (бит 17) — Запуск канала 2 по событию.
  • TEN1 (бит 1) — Запуск канала 1 по событию.
  • EN2 (бит 16) — Включение канала 2.
  • EN1 (бит 0) — Включение канала 1.
  • MAMP1 (биты 11:8) — Маска шума или амплитуда треугольника канала 1: 0000 — бит 0 LFSR и амплитуда 1, больший код — больше.

DAC_SWTRIGR — программный запуск

Смещение 0x04, 32 бит, после сброса 0x0000 0000. В коде: DAC->SWTRIGR.

31302928272625242322212019181716
—
1514131211109876543210
—SWTRIG2SWTRIG1
  • SWTRIG2 (бит 1) — Программный запуск канала 2; сбрасывается аппаратно.
  • SWTRIG1 (бит 0) — Программный запуск канала 1; сбрасывается аппаратно.

DAC_DHR12R1 — канал 1: 12 бит, выравнивание вправо

Смещение 0x08, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12R1.

31302928272625242322212019181716
—
1514131211109876543210
—DACC1DHR
  • DACC1DHR (биты 11:0) — Данные канала 1.

DAC_DHR12L1 — канал 1: 12 бит, выравнивание влево

Смещение 0x0C, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12L1.

31302928272625242322212019181716
—
1514131211109876543210
DACC1DHR—
  • DACC1DHR (биты 15:4) — Данные канала 1.

DAC_DHR8R1 — канал 1: 8 бит

Смещение 0x10, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR8R1.

31302928272625242322212019181716
—
1514131211109876543210
—DACC1DHR
  • DACC1DHR (биты 7:0) — Данные канала 1.

DAC_DHR12R2 — канал 2: 12 бит, выравнивание вправо

Смещение 0x14, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12R2.

31302928272625242322212019181716
—
1514131211109876543210
—DACC2DHR
  • DACC2DHR (биты 11:0) — Данные канала 2.

DAC_DHR12L2 — канал 2: 12 бит, выравнивание влево

Смещение 0x18, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12L2.

31302928272625242322212019181716
—
1514131211109876543210
DACC2DHR—
  • DACC2DHR (биты 15:4) — Данные канала 2.

DAC_DHR8R2 — канал 2: 8 бит

Смещение 0x1C, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR8R2.

31302928272625242322212019181716
—
1514131211109876543210
—DACC2DHR
  • DACC2DHR (биты 7:0) — Данные канала 2.

DAC_DHR12RD — оба канала: 12 бит, выравнивание вправо

Смещение 0x20, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12RD.

31302928272625242322212019181716
—DACC2DHR
1514131211109876543210
—DACC1DHR
  • DACC2DHR (биты 27:16) — Данные канала 2.
  • DACC1DHR (биты 11:0) — Данные канала 1.

DAC_DHR12LD — оба канала: 12 бит, выравнивание влево

Смещение 0x24, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR12LD.

31302928272625242322212019181716
DACC2DHR—
1514131211109876543210
DACC1DHR—
  • DACC2DHR (биты 31:20) — Данные канала 2.
  • DACC1DHR (биты 15:4) — Данные канала 1.

DAC_DHR8RD — оба канала: 8 бит

Смещение 0x28, 32 бит, после сброса 0x0000 0000. В коде: DAC->DHR8RD.

31302928272625242322212019181716
—
1514131211109876543210
DACC2DHRDACC1DHR
  • DACC2DHR (биты 15:8) — Данные канала 2.
  • DACC1DHR (биты 7:0) — Данные канала 1.

DAC_DOR1 — выходной код канала 1

Смещение 0x2C, 32 бит, после сброса 0x0000 0000. В коде: DAC->DOR1.

31302928272625242322212019181716
—
1514131211109876543210
—DACC1DOR
  • DACC1DOR (биты 11:0) — Выходной код канала 1 (только чтение).

DAC_DOR2 — выходной код канала 2

Смещение 0x30, 32 бит, после сброса 0x0000 0000. В коде: DAC->DOR2.

31302928272625242322212019181716
—
1514131211109876543210
—DACC2DOR
  • DACC2DOR (биты 11:0) — Выходной код канала 2 (только чтение).

DAC_SR — флаги опустошения DMA и калибровки

Смещение 0x34, 32 бит, после сброса 0x0000 0000. В коде: DAC->SR.

31302928272625242322212019181716
BWST2CAL_FLAG2DMAUDR2—
1514131211109876543210
BWST1CAL_FLAG1DMAUDR1—
  • BWST2 (бит 31) — Идёт запись в SHSR2.
  • BWST1 (бит 15) — Идёт запись в SHSR1.
  • CAL_FLAG2 (бит 30) — Результат калибровки канала 2: смещение выхода больше или меньше нуля.
  • CAL_FLAG1 (бит 14) — Результат калибровки канала 1: смещение выхода больше или меньше нуля.
  • DMAUDR2 (бит 29) — Опустошение DMA канала 2: запуски чаще, чем успевает DMA; сбрасывается записью 1.
  • DMAUDR1 (бит 13) — Опустошение DMA канала 1: запуски чаще, чем успевает DMA; сбрасывается записью 1.

DAC_CCR — калибровка смещения

Смещение 0x38, 32 бит, после сброса 0x00XX 00XX. В коде: DAC->CCR.

31302928272625242322212019181716
—OTRIM2
1514131211109876543210
—OTRIM1
  • OTRIM2 (биты 20:16) — Подстройка смещения канала 2.
  • OTRIM1 (биты 4:0) — Подстройка смещения канала 1.

DAC_MCR — режим выхода: буфер, выборка-хранение

Смещение 0x3C, 32 бит, после сброса 0x0000 0000. В коде: DAC->MCR.

31302928272625242322212019181716
—MODE2
1514131211109876543210
—MODE1
  • MODE2 (биты 18:16) — Режим выхода канала 2: с буфером или без, на вывод или на периферию, выборка-хранение.
  • MODE1 (биты 2:0) — Режим выхода канала 1: с буфером или без, на вывод или на периферию, выборка-хранение.

DAC_SHSR1 — выборка-хранение: время выборки канала 1

Смещение 0x40, 32 бит, после сброса 0x0000 0000. В коде: DAC->SHSR1.

31302928272625242322212019181716
—
1514131211109876543210
—TSAMPLE1
  • TSAMPLE1 (биты 9:0) — Время выборки канала 1 в тактах LSI или LSE.

DAC_SHSR2 — выборка-хранение: время выборки канала 2

Смещение 0x44, 32 бит, после сброса 0x0000 0000. В коде: DAC->SHSR2.

31302928272625242322212019181716
—
1514131211109876543210
—TSAMPLE2
  • TSAMPLE2 (биты 9:0) — Время выборки канала 2 в тактах LSI или LSE.

DAC_SHHR — выборка-хранение: время хранения

Смещение 0x48, 32 бит, после сброса 0x0001 0001. В коде: DAC->SHHR.

31302928272625242322212019181716
—THOLD2
1514131211109876543210
—THOLD1
  • THOLD2 (биты 25:16) — Время хранения канала 2.
  • THOLD1 (биты 9:0) — Время хранения канала 1.

DAC_SHRR — выборка-хранение: время обновления

Смещение 0x4C, 32 бит, после сброса 0x0001 0001. В коде: DAC->SHRR.

31302928272625242322212019181716
—TREFRESH2
1514131211109876543210
—TREFRESH1
  • TREFRESH2 (биты 23:16) — Время обновления канала 2.
  • TREFRESH1 (биты 7:0) — Время обновления канала 1.

Частые вопросы

Как вывести половину VREF+ на PA4 STM32G071?

RCC->APBENR1 |= RCC_APBENR1_DAC1EN; PA4 — аналоговый режим (так после сброса). DAC1->MCR = 0 (буфер, выход на вывод), DAC1->CR = DAC_CR_EN1, DAC1->DHR12R1 = 2048.

Источники

  1. STMicroelectronics. RM0444: Reference manual (Rev 6) — раздел 16.7: описание регистров, назначение полей и значения после сброса
  2. STMicroelectronics. cmsis-device-g0 v1.4.5: заголовки CMSIS stm32g031xx.h, stm32g041xx.h, stm32g051xx.h, stm32g061xx.h, stm32g071xx.h, stm32g081xx.h, stm32g0b1xx.h, stm32g0c1xx.h — структуры периферии, смещения, адреса экземпляров и макросы полей; лицензия Apache-2.0

Нашли ошибку в регистрах?

Другие регистры STM32G0

Калькуляторы и статьи