STM32N6: Cortex-M55 на 800 МГц, NPU Neural-ART у N647 и N657

Линейки STM32N6

Значения в таблице собраны из записей базы ST. Частоты и напряжения питания в записях STM32N6 нет, поэтому на страницах микроконтроллеров они взяты из даташита: до 800 МГц — это частота ядра в режиме overdrive — и питание от 1,71 до 3,6 В (DS14791, табл. 2–5). Флеш-памяти в таблице и на страницах нет: база записывает её объём как 0. ОЗУ в записях — 4200 КБ, в даташите этот объём назван 4,2 МБ.

В базе ST линейки записаны как STM32N6x5 (N645, N655) и N6x7 (N647, N657), в таблице они разделены по номеру. По даташиту последняя цифра означает нейроускоритель, предпоследняя — криптографию (DS14791, табл. 2–5 и разд. 7):

Остальное у всех четырёх общее: 4,2 МБ SRAM и 8 КБ резервной, питание от 1,71 до 3,6 В, температура кристалла от −40 до +125 °C и одни и те же шесть корпусов (DS14791, табл. 2–5). Из периферии ST перечисляет до двух контроллеров USB 2.0 OTG High Speed (один с UCPD), Ethernet до 1 Гбит/с с TSN, до трёх FDCAN, два I3C, до шести SPI и два АЦП до 5 Мвыб/с (DS14791, с. 2). Сколько блоков доступно, зависит от корпуса: по табл. 2 даташита SPI — 6 или 5, FDCAN — 3 или 2, OTG HS — 2 или 1, USART — от 5 до 2, SDMMC — от 2 до 0, контроллер FMC есть не во всех корпусах. Для камер есть параллельный интерфейс и CSI-2 со встроенным конвейером обработки изображения (ISP), для графики — ускоритель Neo-Chrom для 2,5D, кодек JPEG и, по описанию ST, опционально кодер H.264 (разд. 2).

Нейроускоритель Neural-ART и память

Нейроускоритель (NPU) есть только у STM32N6x7 (DS14791, 3.5). По описанию ST он работает на частоте до 1 ГГц, даёт 600 Gops (млрд операций в секунду) при выводе глубоких нейросетей, распаковывает веса на лету и шифрует данные (разд. 2); без overdrive частота NPU — до 800 МГц (табл. 25). Отдельной памяти для весов и данных у NPU нет: он работает с общей системной SRAM (3.5), а потоковые блоки внутри ускорителя сокращают использование его внутренних буферов (разд. 2). У N6x7 под кэш нейроускорителя отдаётся блок AXISRAM7 (см. ниже).

4096 КБ ОЗУ на шине AXI делятся пополам: AXISRAM1, AXISRAM2 и FLEXRAM работают в частотном домене ядра, AXISRAM3–AXISRAM7 — в домене NPU и предназначены прежде всего для вычислений нейросетей (RM0486, 10.3.2). Блоки SRAM (RM0486, табл. 33):

У STM32N6x5 блок AXISRAM7 всегда остаётся обычным ОЗУ, а у N6x7 после включения кэша битом EN регистра CACHEAXI_CR1 он уходит под нейроускоритель и пропадает из адресного пространства (RM0486, 10.3.1).

Частоты и питание

Частоты по табл. 25 даташита DS14791:

Флеш-памяти, а значит и таблицы её тактов ожидания, у STM32N6 нет. На частоте ядра до 600 МГц основная TCM работает без тактов ожидания, а расширенная Flex-TCM — с одним (DS14791, табл. 25). Все исполнения в данных ST — с окончанием Q или QG, то есть со встроенным понижающим преобразователем SMPS (разд. 7); его выводы VDDSMPS, VLXSMPS, VSSSMPS и VFBSMPS есть в каждом корпусе. Режимы низкого потребления — Sleep, Stop и Standby (разд. 2).

Загрузка без внутренней флеш-памяти

После любого сброса первым выполняется код BootROM в ПЗУ. Режим загрузки задают выводы BOOT0 и BOOT1, слово однократно программируемой памяти OTP (RM0486, 9.1) и, по даташиту, ещё один резервный регистр блока TAMP (DS14791, 3.6). BOOT0 — отдельный шарик корпуса, его уровень защёлкивается при выходе из сброса. BOOT1 по умолчанию берётся с линии PA6, но его можно перенести на другую линию битами dev_boot_port и dev_boot_pin в слове OTP 19; на плате оба вывода должны быть доступны (RM0486, 9.1). Режимы (RM0486, табл. 32):

Отдельные последовательные интерфейсы можно отключить битами boot_source_disable в том же слове OTP 11 (RM0486, 9.1.2). При выходе из Standby с сохранением SRAM BootROM не выполняется: ядро стартует с адреса, заданного в регистрах SYSCFG (RM0486, 9.2). Код в ПЗУ — корень доверия при защищённой установке прошивки: он расшифровывает и проверяет подлинность обновляемого корня доверия заказчика (uRoT), то есть служит основой защищённой загрузки (DS14791, с. 1; RM0486, 9.1.3). В AN2606 Rev 70 раздела о STM32N6 нет: последовательную загрузку здесь выполняет сам BootROM.

Корпуса VFBGA

STM32N6 выпускается в шести корпусах VFBGA (DS14791, табл. 2–5); буква после номера линейки в заказном номере задаёт корпус: Z — 142, A — 169, I — 178, B — 198, L — 223, X — 264 шарика (разд. 7).

В базе ST и в атласе есть ещё корпус VFBGA169GP. Это не опечатка: так ST называет второй вариант расположения шариков в корпусе VFBGA169 — рис. 9 даташита «VFBGA169GP ballout» и отдельный столбец в таблице выводов (DS14791). Он у исполнений с окончанием QG, которое расшифровано как «встроенный SMPS и конфигурация GP» (разд. 7), например STM32N657A0H3QG. В даташите для обоих вариантов указано 90 линий ввода-вывода (табл. 2–5), а по данным ST в GP их 104; на странице микроконтроллера показан счёт по базе. Набор выводов в GP другой (по данным ST и DS14791, табл. 2): нет второго контроллера USB OTG HS, Ethernet, FMC, SPI4, третьего FDCAN, USART6 и USART10, зато появились порты PO0–PO5 и PP0–PP15, USART2, I²C1, SDMMC1 и SDMMC2, а на шарики выведены домены питания портов VDDIO2 и VDDIO5.

Выводы STM32N6: альтернативные функции

У каждой линии порта мультиплексор на шестнадцать функций: номер AF0–AF15 записывают в регистры GPIOx_AFRL и GPIOx_AFRH. Во время сброса и сразу после него альтернативные функции не активны, а большинство линий находится в аналоговом режиме (RM0486, раздел GPIO). В данных ST у STM32N6 встречаются все номера до AF15. Для внешней памяти по данным ST есть три интерфейса XSPI во всех корпусах и контроллер FMC — во всех, кроме VFBGA142 и VFBGA169GP, а шифровать и расшифровывать внешнюю память на лету у N655 и N657 умеет блок MCE (DS14791, с. 2 и табл. 4–5).

Все STM32N6 по корпусам

Перед разводкой платы сверяйте выводы с даташитом своего исполнения: в нём указаны допустимые напряжения на выводах, токи, номиналы внешних компонентов SMPS и правила разводки корпусов с шагом шариков 0,4–0,8 мм. Исполнения в корпусах VFBGA169 и VFBGA169GP отличаются расположением шариков и набором периферии, поэтому у каждого из них своя страница со схемой корпуса.